3

Poorten, inverters en buffers

Inhoud

■/■■ reeds gepubliceerd
■/■■ gepland voor de volgende aanvullingen

Deel 3: Poorten, inverters en buffers

3/1

AND-poorten

Inhoud


3/1.7 AND-poorten Low-Voltage families

(aanvulling 84)

74LV08, 74LVC08A, 74LVT08	4 x 2 in
74LVC11	3 x 3 in

3/1.1

Achtergrond-informatie




AND-schakeling

schakelaars		lampje
B	**A**	**Y**
open	open	uit
open	dicht	uit
dicht	open	uit
dicht	dicht	aan

waarheidstabel

Figuur 3/1.1-1: De werking van de AND-poort verduidelijkt met behulp van schakelaars en een lampje.



ingangen		uitgang
B	**A**	**Y**
0	0	0
0	1	0
1	0	0
1	1	1

waarheidstabel
0 = lage spanning
1 = hoge spanning

Figuur 3/1.1-2: De logische symbolen van de AND-poort.

1.1 Achtergrondinformatie

In figuur 3/1.1-1 wordt met schakelaars A en B en een lampje de werking van de AND-poort duidelijk gemaakt. Het lampje Y zal alleen branden wanneer beide schakelaars A en B gesloten zijn, zoals in de 'waarheidstabel' (met alle mogelijke combinaties) te zien is. De AND-poort wordt daarom de 'alles of niets' poort genoemd.

Het logische symbool voor de AND-poort kan op twee manieren worden getekend, zoals in figuur 3/1.1-2 te zien is. Het rechthoekige symbool voldoet aan het door de IEC ingestelde stelsel en wordt in dit boek zoveel mogelijk toegepast. In deze figuur nemen de ingangen A en B de plaats in van de schakelaars en is het lampje vervangen door de uitgang Y, waardoor het symbool voor een AND-poort met twee ingangen ontstaat. In de bijbehorende waarheidstabel zijn de ingangen genoteerd als BInaire digiTS (bits). Wanneer we afspreken dat logisch '0' LAAG is (of aardpotentiaal) en dat logisch '1' HOOG betekent (= positieve logica), dan wordt de uitgang alleen '1' wanneer zowel A als B op logisch '1' staan.
De eigenschappen van logische schakelingen kunnen zeer kort worden beschreven met behulp van 'Boole algebra'. De schakeling in figuur 3/1.1-2 heeft dan als vergelijking:


$$Y = A \cdot B$$

Deze vergelijking wordt uitgesproken als 'Y = A en B'. De punt in de vergelijking wordt soms weggelaten, zodat Y = AB hetzelfde betekent (GEEN vermenigvuldiging zoals bij gewone algebra!!!).

Het is natuurlijk mogelijk om met meer dan 2 variabelen (ingangen) te werken. In figuur 3/1.1-3 zijn bijvoorbeeld symbool, Boole vergelijking en waarheidstabel (met $2^3 = 8$ mogelijkheden) van een AND-poort met 3 ingangen te zien.

Wanneer we bij de fabrieksgegevens naar het inwendige van een AND-poort kijken, zien we dat deze meestal is opgebouwd uit een NAND-poort, gevolgd door een inverter, zie figuur 3/1.1-4.

Tenslotte laat figuur 3/1.1-5 nog enkele methoden zien om van andere soorten poorten een AND-poort samen te stellen.



logisch symbool
3-input AND


Y = ABC

ingangen			uitgang
C	B	A	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1


waarheidstabel met
3 variabelen

Figuur 3/1.1-3: De AND-poort met drie ingangen.

1.1 Achtergrondinformatie



Figuur 3/1.1-4: Samenstelling van een AND uit een NAND en een inverter.



Figuur 3/1.1-5: Reconstructie van een AND uit andere soorten poorten.

1.1 Achtergrondinformatie

3/1.2


AND-poorten 74xx-serie TTL en HC

7408


4 AND-poorten met elk 2 ingangen

Positieve logica: Y = AB

Figuur 3/1.2-08.



LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	11 20	1.1 2.0	5.5 8.6	18 32	24 4.4	5.8 14.9	2.3 2.2	0.01[1]	80[1]	mA
Ios	−18 −55	−3 −15	−60 −150	−40 −100	−20 −100	−30 −112	−30 −112			mA
Tplh	17.5	45	4.2	4.5	8	1 5.5	4 14	80	10	ns
Tphl	12	45	4.0	5	10	1 5.5	3 10	80	10	ns




[1] μA

7409


4 AND-poorten met elk 2 ingangen open collector uitgangen

Positieve logica: Y = AB

Figuur 3/1.2-09.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	11 20			18 32	24 4.4		1.35 2.2		80[1]	mA
Tplh	21			9	20		23 54		12	ns
Tphl	16			9	17		5 15		10	ns




[1] μA

1.2 74xx-serie

7411


3 AND-poorten met elk 3 ingangen



Positieve logica: Y = ABC

Figuur 3/1.2-11.


LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L		1.0 1.6	4.7 7.2	13.5 24	1.8 3.3	4.3 11.2	1 1.6		80[2]	mA
Ios		–3 –15	–60 –150	–40 –100	–20 –100	–30 –112	–30 –112			mA
Tplh		40	4.2	6	8	1 6	2 13		10	ns
Tphl		4.5	4.1	7.5	10	1 5.5	2 10			ns



1) 74 ALS 11 A 2) µA

7415


3 AND-poorten met elk 3 ingangen open collector uitgangen



Positieve logica: Y = ABC

Figuur 3/1.2-15.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	11			10.5 24	1.8 3.3		1 1.66			mA
Tplh				8.5	20		20 45		12	ns
Tphl				8	17		6 20			ns




1) 74 ALS 15 A

1.2 74xx-serie

7421


2 AND-poorten met elk 4 ingangen



Positieve logica: Y = ABCD

Figuur 3/1.2-21.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L					1.2 2.2	2.9 7.4	0.67 1.1		80[1]	mA
Ios					–20 –100	–30 –112	–30 –112			mA
Tplh					8	1 6	6 26		14	ns
Tphl					10	1 6	3 10		14	ns



[1] μA

74808


6 AND-drivers met elk 2 ingangen



Positieve logica: Y = AB

Figuur 3/1.2-808.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L						8 20	3 8		80[2]	mA
Ios						–135	–30 –112			mA
Tplh						1 6	2 8		10	ns
Tphl						1 0	2 8		10	ns




[1] 74 ALS 808 B[2] μA

1.2 74xx-serie

741008


2 gebufferde AND-poorten met elk 2 ingangen



Positieve logica: Y = AB

Figuur 3/1.2-1008.


LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L						5.6 13.5	1.8 5.7			mA
Ios						–135	–30 –112			mA
Tplh						1 5	2 9			ns
Tphl						1 5	3 9			ns



[1] 74 ALS 1008 A

741011


3 gebufferde AND-poorten met elk 3 ingangen



Positieve logica: Y = ABC

Figuur 3/1.2-1011.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L							1.4 4.3			mA
Ios							–30 –112			mA
Tplh							2 10			ns
Tphl							3 9			ns




[1] 74 ALS 1011 A

1.2 74xx-serie

741808


6 AND-drivers met elk 2 ingangen (Centrale Vcc, GND)



Figuur 3/1.2-1808.

positieve logika: Y = AB

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L						8 20	3 8			mA
Ios						−135	−30 −112			mA
Tplh [1]						1 6	2 8			ns
Tphl [1]						1 6	2 8			ns



[1] A of B → Y

FUNCTION TABLE (each driver)

INPUTS		OUTPUT
A	B	Y
H	H	H
L	X	L
X	L	L

1.2 74xx-serie

3/1.3


AND-poorten (1)4xxx-serie CMOS

(1)4073

3 AND-poorten met elk 3 ingangen

Positieve logica: Y = ABC

Figuur 3/1.3-73.




o.a. leverbaar: MC 14073 B
CD 4073 B
HEF 4073 B

(1)4081

4 AND-poorten met elk 2 ingangen

Positieve logica: Y = AB

figuur 3/1.3-81.



o.a. leverbaar: MC 14081 B
CD 4081 B
HEF 4081 B


1.3 (1)4xxx-serie

(1)4082

2 AND-poorten met elk 4 ingangen

Positieve logica: Y = ABCD

Figuur 3/1.3-82.




o.a. leverbaar: MC 14082 B
CD 4082 B
HEF 4082 B

3/1.4

AND-poorten 10k-serie ECL

10104

4 AND-poorten met elk 2 ingangen (één poort ook NAND, open-emitter uitgangen)




Figuur 3/1.4-104.

positieve logika: Y = AB


Parameters bij 25°C

I_E	min typ max	 28 35	mA	**Stroom uit voeding (V_{EE} = −5,2 V)**
I_{IL}	min typ max	0.5	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	265	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	40	mW/ gate	**Dissipatie**
td	typ	2.7	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



1.4 10k-serie ECL

opbouw
(¼ van de totale schakeling)




3/1.5


AND-poorten 74AC(T)11xx-serie

74AC11008, 74ACT11008

4 AND-poorten met elk
2 ingangen



Figuur 3/1.5-11008.




Logisch symbool.

FUNCTION TABLE (each gate)

INPUTS		OUTPUT
A	B	Y
H	H	H
L	X	L
X	L	L

Waarheidstabel.



Logisch schema.

1.5 AND-poorten 74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11008 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	µA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11008 MIN	TYP	MAX	UNIT
t_{PLH}	A or B	Y	3.3 ±0.3 V	1.5	6.3	9	1.5		10.2	ns
			5 ±0.5 V	1.5	4.3	6.2	1.5		6.9	
t_{PHL}			3.3 ±0.3 V	1.5	5.6	7.8	1.5		8.6	
			5 ±0.5 V	1.5	4	5.9	1.5		6.5	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11008 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA‡	5.5 V						
	I_{OH} = −75 mA‡	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA‡	5.5 V						
	I_{OL} = 75 mA‡	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	µA
ΔI_{CC}§	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11008 MIN	MAX	UNIT
t_{PLH}	A or B	Y	1.5	5.8	8	1.5	9	ns
t_{PHL}			1.5	5.2	7.7	1.5	8.2	

Kenmerken ACT-type.


1.5 AND-poorten 74AC(T)11xx-serie

74AC11011, 74ACT11011

3 AND-poorten met elk 3 ingangen



Figuur 3/1.5-11011.




Logisch symbool.

FUNCTION TABLE (each gate)

INPUTS			OUTPUT
A	B	C	Y
H	H	H	H
L	X	X	L
X	L	X	L
X	X	L	L

Waarheidstabel.



Logisch schema.

1.5 AND-poorten 74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C			74AC11011		UNIT
			MIN	TYP	MAX	MIN	MAX	
V_{OH}	I_{OH} = −50 µA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	µA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C			74AC11011			UNIT
				MIN	TYP	MAX	MIN	TYP	MAX	
t_{PLH}	Any	Y	3.3 ±0.3 V							ns
			5 ±0.5 V		4					
t_{PHL}			3.3 ±0.3 V							
			5 ±0.5 V		4.3					

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C			74ACT11011		UNIT
			MIN	TYP	MAX	MIN	MAX	
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA‡	5.5 V						
	I_{OH} = −75 mA‡	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA‡	5.5 V						
	I_{OL} = 75 mA‡	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	µA
ΔI_{CC}§	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C			74ACT11011		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A, B, or C	Y	1.5	6.5	8.6	1.5	9.6	ns
t_{PHL}			1.5	5.5	7.9	1.5	8.7	

Kenmerken ACT-type.


1.5 AND-poorten 74AC(T)11xx-serie

74AC11021, 74ACT11021

2 AND-poorten met elk 4 ingangen



Figuur 3/1.5-11021.




Logisch symbool.

FUNCTION TABLE (each gate)

INPUTS				OUTPUT
A	B	C	D	Y
H	H	H	H	H
L	X	X	X	L
X	L	X	X	L
X	X	L	X	L
X	X	X	L	L

Waarheidstabel.



Logisch schema.

1.5 AND-poorten 74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11021 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	µA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11021 MIN	MAX	UNIT
t_{PLH}	Any	Y	3.3 ±0.3 V						ns
			5 ±0.5 V		5.3				
t_{PHL}			3.3 ±0.3 V						
			5 ±0.5 V		4.1				

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11021 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA‡	5.5 V						
	I_{OH} = −75 mA‡	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA‡	5.5 V						
	I_{OL} = 75 mA‡	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	µA
ΔI_{CC}§	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11021 MIN	MAX	UNIT
t_{PLH}	Any	Y		6.2				ns
t_{PHL}				5				

Kenmerken ACT-type.

3/1.6

AND-poorten 74AC(T)xx en 74AHC(T)xx-series

Algemene eigenschappen

Eerst volgen enkele algemene eigenschappen van de AND-poorten uit de 74AC(T)xx- en 74AHC(T)xx-families.

74AC(T)xx

Parameter		Value
Supply voltage range, V_{CC}		−0.5 V to 7 V
Input voltage range, V_I (see Note 1)		−0.5 V to V_{CC} + 0.5 V
Output voltage range, V_O (see Note 1)		−0.5 V to V_{CC} + 0.5 V
Input clamp current, I_{IK} (V_I < 0 or V_I > V_{CC})		±20 mA
Output clamp current, I_{OK} (V_O < 0 or V_O > V_{CC})		±20 mA
Continuous output current, I_O (V_O = 0 to V_{CC})		±50 mA
Continuous current through V_{CC} or GND		±200 mA
Maximum power dissipation at T_A = 55°C (in still air) (see Note 2):	D package	1.25 W
	DB package	0.5 W
	N package	1.1 W
	PW package	0.5 W
Storage temperature range, T_{stg}		−65°C to 150°C

Tabel 3/1.6-1: Maximaal toegelaten waarden voor de 74AC(T)xx-serie.

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series

			SN74AC08 MIN	SN74AC08 MAX	UNIT
V_{CC}	Supply voltage		2	6	V
V_{IH}	High-level input voltage	V_{CC} = 3 V	2.1		V
		V_{CC} = 4.5 V	3.15		
		V_{CC} = 5.5 V	3.85		
V_{IL}	Low-level input voltage	V_{CC} = 3 V		0.9	V
		V_{CC} = 4.5 V		1.35	
		V_{CC} = 5.5 V		1.65	
V_I	Input voltage		0	V_{CC}	V
V_O	Output voltage		0	V_{CC}	V
I_{OH}	High-level output current	V_{CC} = 3 V		−12	mA
		V_{CC} = 4.5 V		−24	
		V_{CC} = 5.5 V		−24	
I_{OL}	Low-level output current	V_{CC} = 3 V		12	mA
		V_{CC} = 4.5 V		24	
		V_{CC} = 5.5 V		24	
$\Delta t/\Delta v$	Input transition rise or fall rate		0	8	ns/V
T_A	Operating free-air temperature		−40	85	°C

NOTE 3: Unused inputs must be held high or low to prevent them from floating.

Tabel 3/1.6-2: Aanbevolen bedrijfscondities voor de 74ACxx-serie.

		SN74ACT08 MIN	SN74ACT08 MAX	UNIT
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	V_{CC}	V
V_O	Output voltage	0	V_{CC}	V
I_{OH}	High-level output current		−24	mA
I_{OL}	Low-level output current		24	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	0	8	ns/V
T_A	Operating free-air temperature	−40	85	°C

NOTE 3: Unused inputs must be held high or low to prevent them from floating.

Tabel 3/1.6-3: Aanbevolen bedrijfscondities voor de 74ACTxx-serie.

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series

74AHC(T)xx

Supply voltage range, V_{CC}		–0.5 V to 7 V
Input voltage range, V_I (see Note 1)		–0.5 V to 7 V
Output voltage range, V_O (see Note 1)		–0.5 V to V_{CC} + 0.5 V
Input clamp current, I_{IK} (V_I < 0)		–20 mA
Output clamp current, I_{OK} (V_O < 0 or V_O > V_{CC})		±20 mA
Continuous output current, I_O (V_O = 0 to V_{CC})		±25 mA
Continuous current through V_{CC} or GND		±50 mA
Package thermal impedance, θ_{JA} (see Note 2):	D package	127°C/W
	DB package	158°C/W
	N package	78°C/W
	PW package	170°C/W
Storage temperature range, T_{stg}		–65°C to 150°C

Tabel 3/1.6-4: Maximaal toegelaten waarden voor de 74AHC(T)xx-serie.

			SN74AHC08 MIN	SN74AHC08 MAX	UNIT
V_{CC}	Supply voltage		2	5.5	V
V_{IH}	High-level input voltage	V_{CC} = 2 V	1.5		V
		V_{CC} = 3 V	2.1		
		V_{CC} = 5.5 V	3.85		
V_{IL}	Low-level input voltage	V_{CC} = 2 V		0.5	V
		V_{CC} = 3 V		0.9	
		V_{CC} = 5.5 V		1.65	
V_I	Input voltage		0	5.5	V
V_O	Output voltage		0	V_{CC}	V
I_{OH}	High-level output current	V_{CC} = 2 V		–50	µA
		V_{CC} = 3.3 V ± 0.3 V		–4	mA
		V_{CC} = 5 V ± 0.5 V		–8	
I_{OL}	Low-level output current	V_{CC} = 2 V		50	µA
		V_{CC} = 3.3 V ± 0.3 V		4	mA
		V_{CC} = 5 V ± 0.5 V		8	
$\Delta t/\Delta v$	Input transition rise or fall rate	V_{CC} = 3.3 V ± 0.3 V		100	ns/V
		V_{CC} = 5 V ± 0.5 V		20	
T_A	Operating free-air temperature		–40	85	°C

NOTE 3: Unused inputs must be held high or low to prevent them from floating.

Tabel 3/1.6-5: Aanbevolen bedrijfscondities voor de 74AHCxx-serie.

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series

		SN74AHCT08		UNIT
		MIN	MAX	
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	5.5	V
V_O	Output voltage	0	V_{CC}	V
I_{OH}	High-level output current		–8	mA
I_{OL}	Low-level output current		8	mA
$\Delta t/\Delta v$	Input transition rise or fall rate		20	ns/V
T_A	Operating free-air temperature	–40	85	°C

NOTE 3: Unused inputs must be held high or low to prevent them from floating.

Tabel 3/1.6-6: Aanbevolen bedrijfscondities voor de 74AHCTxx-serie.

74AC08, 74ACT08, 74AHC08, 74AHCT08

4 AND-poorten met elk 2 ingangen

Voedingsspanningen


- 74AC08
  V_{CC}= 2 V tot 6 V
- 74ACT08
  V_{CC}= 4,5 V tot 5,5 V, TTL-compatibel
- 74AHC08
  V_{CC} = 2 V tot 5,5 V
- 74AHCT08
  V_{CC} = 4,5 V tot 5,5 V, TTL-compatibel

Behuizingen

14-pens plastic DIL (ook ceramisch), SOIC, SSOP, TSSOP en TVSOP en 20-pens ceramisch LCC en flatpack.

Positieve logica

$Y = A{*}B$ of $Y = \overline{\overline{A}+\overline{B}}$




Figuur 3/1.6-1: Aansluitingen.


INPUTS		OUTPUT
A	B	Y
H	H	H
L	X	L
X	L	L

Figuur 3/1.6-2: Waarheidstabel.

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series



Figuur 3/1.6-3: Logisch symbool.



Figuur 3/1.6-4: Logisch schema (positieve logica).

Schakeltijden

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C			SN74AC08		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A or B	Y	1.5	7.5	9.5	1	10	ns
t_{PHL}			1.5	7	8.5	1	9	

Tabel 3/1.6-7: Schakeltijden van de 74AC08 (V_{cc} = 3,3 V +/-0,3 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C			SN74AC08		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A or B	Y	1.5	5.5	7.5	1	8.5	ns
t_{PHL}			1.5	5.5	7	1	7.5	

Tabel 3/1.6-8: Schakeltijden van de 74AC08 (V_{cc} = 5 V +/-0,5 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C			SN74ACT08		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A or B	Y	1	6.5	9	1	10	ns
t_{PHL}			1	6.5	9	1	10	

Tabel 3/1.6-9: Schakeltijden van de 74ACT08 (V_{cc} = 5 V +/-0,5 V).

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	SN74AHC08 T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		6.2	8.8	1	10.5	ns
t_{PHL}					6.2	8.8	1	10.5	
t_{PLH}	A or B	Y	C_L = 50 pF		8.7	12.3	1	14	ns
t_{PHL}					8.7	12.3	1	14	

Tabel 3/1.6-10: Schakeltijden van de 74AHC08 (V_{cc} = 3,3 V +/-0,3 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	SN74AHC08 T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		4.3	5.9	1	7	ns
t_{PHL}					4.3	5.9	1	7	
t_{PLH}	A or B	Y	C_L = 50 pF		5.8	7.9	1	9	ns
t_{PHL}					5.8	7.9	1	9	

Tabel 3/1.6-11: Schakeltijden van de 74AHC08 (V_{cc} = 5 V +/-0,5 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	SN74AHCT08 T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		5	6.9	1	8	ns
t_{PHL}					5	6.9	1	8	
t_{PLH}	A or B	Y	C_L = 50 pF		5.5	7.9	1	9	ns
t_{PHL}					5.5	7.9	1	9	

Tabel 3/1.6-12: Schakeltijden van de 74AHCT08 (V_{cc} = 5 V +/-0,5 V).

74AC11, 74ACT11, 74AHC11, 74AHCT11

3 AND-poorten met elk 3 ingangen

Voedingsspanningen

- 74AC11
  V_{cc} = 2 V tot 6 V
- 74ACT11
  V_{cc} = 4,5 V tot 5,5 V, TTL-compatibel
- 74AHC11
  V_{cc} = 2 V tot 5,5 V
- 74AHCT11
  V_{cc} = 4,5 V tot 5,5 V, TTL-compatibel


Behuizingen

14-pens plastic DIL (ook ceramisch), SOIC, SSOP, TSSOP en TVSOP en 20-pens ceramisch LCC en flatpack.


Positieve logika

$Y = A*B*C$ of $Y = \overline{A}+\overline{B}+\overline{C}$

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series




Figuur 3/1.6-5: Aansluitingen.



Figuur 3/1.6-7: Logisch symbool.

INPUTS			OUTPUT
A	B	C	Y
H	H	H	H
L	X	X	L
X	L	X	L
X	X	L	L

Figuur 3/1.6-6: Waarheidstabel.



Figuur 3/1.6-8: Logisch schema (positieve logica).

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series

Schakeltijden

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C			SN74AC11		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	Any	Y	1.5	5.5	9.5	1	10	ns
t_{PHL}			1.5	5.5	8.5	1	9.5	

Tabel 3/1.6-13: Schakeltijden van de 74AC11 (V_{CC} = 3,3 V +/-0,3 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C			SN74AC11		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	Any	Y	1.5	4	8	1	8.5	ns
t_{PHL}			1.5	4	7	1	7.5	

Tabel 3/1.6-14: Schakeltijden van de 74AC11 (V_{CC} = 5 V +/-0,5 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C			SN74ACT11		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	Any	Y	1.5	6	9.5	1	10.5	ns
t_{PHL}			1.5	6	9.5	1	10.5	

Tabel 3/1.6-15: Schakeltijden van de 74ACT11 (V_{CC} = 5 V +/-0,5 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	SN74AHC11					UNIT
				T_A = 25°C			MIN	MAX	
				MIN	TYP	MAX			
t_{PLH}	A, B, or C	Y	C_L = 15 pF		6.1	8.8	1	10.5	ns
t_{PHL}					6.1	8.8	1	10.5	
t_{PLH}	A, B, or C	Y	C_L = 50 pF		8.6	12.3	1	14	ns
t_{PHL}					8.6	12.3	1	14	

Tabel 3/1.6-16: Schakeltijden van de 74AHC11 (V_{CC} = 3,3 V +/-0,3 V).

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	SN74AHC11					UNIT
				T_A = 25°C			MIN	MAX	
				MIN	TYP	MAX			
t_{PLH}	A, B, or C	Y	C_L = 15 pF		4.1	5.9	1	7	ns
t_{PHL}					4.1	5.9	1	7	
t_{PLH}	A, B, or C	Y	C_L = 50 pF		5.6	7.9	1	9	ns
t_{PHL}					5.6	7.9	1	9	

Tabel 3/1.6-17: Schakeltijden van de 74AHC11 (V_{cc} = 5 V +/-0,5 V).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	SN74AHCT11					UNIT
				T_A = 25°C			MIN	MAX	
				MIN	TYP	MAX			
t_{PLH}	A, B, or C	Y	C_L = 15 pF		4.1	5.9	1	7	ns
t_{PHL}					4.1	5.9	1	7	
t_{PLH}	A, B, or C	Y	C_L = 50 pF		5.6	7.9	1	9	ns
t_{PHL}					5.6	7.9	1	9	

Tabel 3/1.6-18: Schakeltijden van de 74AHCT11 (V_{cc} = 5 V +/-0,5 V).

1.6 AND-poorten 74AC(T) xx en 74AHC(T) xx-series

3/1.7

AND-poorten Low-Voltage families

Algemene eigenschappen 74LVxx, 74LVCxx en 74LVTxx-series

Eerst volgen enkele algemene eigenschappen van de AND-poorten uit de 74LVxx-, 74LVCxx en 74LVTxx-families.

74LVxx

Voltages are referenced to GND (ground = 0V).

SYMBOL	PARAMETER	CONDITIONS	RATING	UNIT
V_{CC}	DC supply voltage		–0.5 to +7.0	V
$\pm I_{IK}$	DC input diode current	$V_I < -0.5$ or $V_I > V_{CC} + 0.5V$	20	mA
$\pm I_{OK}$	DC output diode current	$V_O < -0.5$ or $V_O > V_{CC} + 0.5V$	50	mA
$\pm I_O$	DC output source or sink current – standard outputs	$-0.5V < V_O < V_{CC} + 0.5V$	25	mA
$\pm I_{GND}$, $\pm I_{CC}$	DC V_{CC} or GND current for types with – standard outputs		50	mA
T_{stg}	Storage temperature range		–65 to +150	°C
P_{TOT}	Power dissipation per package – plastic DIL – plastic mini-pack (SO) – plastic shrink mini-pack (SSOP and TSSOP)	for temperature range: –40 to +125 °C above +70 °C derate linearly with 12 mW/K above +70 °C derate linearly with 8 mW/K above +60 °C derate linearly with 5.5 mW/K	 750 500 400	mW

NOTES:
1. Stresses beyond those listed may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
2. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.

Tabel 3/1.7-1: Maximaal toegelaten waarden voor de 74LVxx-serie.

1.7 AND-poorten Low-Voltage families

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP.	MAX	UNIT
V_{CC}	DC supply voltage	See Note1	1.0	3.3	5.5	V
V_I	Input voltage		0	–	V_{CC}	V
V_O	Output voltage		0	–	V_{CC}	V
T_{amb}	Operating ambient temperature range in free air	See DC and AC characteristics	–40 –40		+85 +125	°C
t_r, t_f	Input rise and fall times	V_{CC} = 1.0V to 2.0V V_{CC} = 2.0V to 2.7V V_{CC} = 2.7V to 3.6V V_{CC} = 3.6V to 5.5V	– – – –	– – – –	500 200 100 50	ns/V

NOTE:
1. The LV is guaranteed to function down to V_{CC} = 1.0V (input levels GND or V_{CC}); DC characteristics are guaranteed from V_{CC} = 1.2V to V_{CC} = 5.5V.

Tabel 3/1.7-2: Aanbevolen bedrijfscondities voor de 74LVxx-serie.

74LVCxx

Voltages are referenced to GND (ground = 0V).

SYMBOL	PARAMETER	CONDITIONS	RATING	UNIT
V_{CC}	DC supply voltage		–0.5 to +6.5	V
I_{IK}	DC input diode current	$V_I < 0$.	–50	mA
V_I	DC input voltage	Note 2	–0.5 to +6.5	V
I_{OK}	DC output diode current	$V_O > V_{CC}$ or $V_O < 0$	± 50	mA
V_O	DC output voltage; output HIGH or LOW state	Note 2	–0.5 to V_{CC} +0.5	V
I_O	DC output source or sink current	V_O = 0 to V_{CC}	± 50	mA
I_{GND}, I_{CC}	DC V_{CC} or GND current		± 100	mA
T_{stg}	Storage temperature range		–65 to +150	°C
P_{TOT}	Power dissipation per package – plastic mini-pack (SO) – plastic shrink mini-pack (SSOP and TSSOP)	 above +70 °C derate linearly with 8 mW/K above +60 °C derate linearly with 5.5 mW/K	 500 500	mW

NOTES:
1. Stresses beyond those listed may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
2. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.

Tabel 3/1.7-3: Maximaal toegelaten waarden voor de 74LVCxx-serie.

SYMBOL	PARAMETER	CONDITIONS	LIMITS		UNIT
			MIN	MAX	
V_{CC}	DC supply voltage (for max. speed performance)		2.7	3.6	V
V_{CC}	DC supply voltage (for low-voltage applications)		1.2	3.6	V
V_I	DC input voltage range		0	5.5	V
V_O	DC output voltage range; output HIGH or LOW state		0	V_{CC}	V
T_{amb}	Operating ambient temperature range in free-air		–40	+85	°C
t_r, t_f	Input rise and fall times	V_{CC} = 1.2 to 2.7V V_{CC} = 2.7 to 3.6V	0 0	20 10	ns/V

Tabel 3/1.7-4: Aanbevolen bedrijfscondities voor de 74LVCxx-serie.

1.7 AND-poorten Low-Voltage families

74LVTxx

SYMBOL	PARAMETER	CONDITIONS	RATING	UNIT
V_{CC}	DC supply voltage		–0.5 to +4.6	V
I_{IK}	DC input diode current	$V_I < 0$	–50	mA
V_I	DC input voltage [3]		–0.5 to +7.0	V
I_{OK}	DC output diode current	$V_O < 0$	–50	mA
V_{OUT}	DC output voltage [3]	Output in Off or High state	–0.5 to +7.0	V
I_{OUT}	DC output current	Output in High state	–32	mA
		Output in Low state	64	
T_{stg}	Storage temperature range		–65 to 150	°C

NOTES:
1. Stresses beyond those listed may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
2. The performance capability of a high-performance integrated circuit in conjunction with its thermal environment can create junction temperatures which are detrimental to reliability. The maximum junction temperature of this integrated circuit should not exceed 150°C.
3. The input and output negative voltage ratings may be exceeded if the input and output clamp current ratings are observed.

Tabel 3/1.7-5: Maximaal toegelaten waarden voor de 74LVTxx-serie.

SYMBOL	PARAMETER	LIMITS		UNIT
		MIN	MAX	
V_{CC}	DC supply voltage	2.7	3.6	V
V_I	Input voltage	0	5.5	V
V_{IH}	High-level input voltage	2.0		V
V_{IL}	Low-level Input voltage		0.8	V
I_{OH}	High-level output current		–20	mA
I_{OL}	Low-level output current		32	mA
$\Delta t/\Delta v$	Input transition rise or fall rate; Outputs enabled		10	ns/V
T_{amb}	Operating free-air temperature range	–40	+85	°C

Tabel 3/1.7-6: Aanbevolen bedrijfscondities voor de 74LVTxx-serie.


74LV00, 74LVC00A, 74LVT00
4 NAND-poorten met elk 2 ingangen

Voedingsspanningen
- 74LV08
  V_{CC} = 1 V tot 5,5 V
- 74LVC08A
  V_{CC} = 1,2 V tot 3,6 V
- 74LVT08
  V_{CC} = 2,7 V tot 3,6 V BiCMOS

Behuizingen
14-pens plastic DIL (alleen LV), SOIC, SSOP en TSSOP

Positieve logica
$Y = A*B$ of $Y = \overline{A}+\overline{B}$

1.7 AND-poorten Low-Voltage families




PIN NUMBER	SYMBOL	FUNCTION
1, 4, 9, 12	1A – 4A	Data inputs
2, 5, 10, 13	1Y – 4B	Data inputs
3, 6, 8, 11	1Y – 4Y	Data outputs
7	GND	Ground (0 V)
14	V_{CC}	Positive supply voltage

Figuur 3/1.7-1: Aansluitingen.


INPUTS		OUTPUTS
nA	nB	nY
L	L	L
L	H	L
H	L	L
H	H	H

NOTES:
H = HIGH voltage level
L = LOW voltage level

Figuur 3/1.7-2: Waarheidstabel.



Figuur 3/1.7-3: Logisch symbool.



Figuur 3/1.7-4: Logisch schema (positieve logica).

1.7 AND-poorten Low-Voltage families

Schakeltijden

GND = 0V; $t_r = t_f \leq 2.5$ns; C_L = 50pF; R_L = 1KΩ

SYMBOL	PARAMETER	WAVEFORM	CONDITION	LIMITS					UNIT
				–40 to +85 °C			–40 to +125 °C		
			V_{CC}(V)	MIN	TYP[1]	MAX	MIN	MAX	
t_{PHL}/t_{PLH}	Propagation delay nA, nB to nY	Figures 1, 2	1.2		45				ns
			2.0		15	26		33	
			2.7		11	17		21	
			3.0 to 3.6		9[2]	15		19	
			4.5 to 5.5			11		14	

NOTES:
1. Unless otherwise stated, all typical values are measured at T_{amb} = 25°C.
2. Typical values are measured at V_{CC} = 3.3 V.

Tabel 3/1.7-7: Schakeltijden van de 74LV08 (bij diverse V_{CC}).

GND = 0 V; $t_r = t_f \leq$ 2.5 ns; C_L = 50 pF

SYMBOL	PARAMETER	WAVEFORM	LIMITS							UNIT
			V_{CC} = 3.3V ±0.3V			V_{CC} = 2.7V			V_{CC} = 1.2V	
			MIN	TYP[1]	MAX	MIN	TYP	MAX	TYP	
t_{PHL}/ t_{PLH}	Propagation delay nA, nB to nY	1, 2	1.5	2.6	5.1	1.5	3.0	6.1	16	ns

NOTE:
1. These typical values are at V_{CC} = 3.3V and T_{amb} = 25°C.

Tabel 3/1.7-8: Schakeltijden van de 74LVC08A (bij diverse V_{CC}).

GND = 0V; $t_R = t_F$ = 2.5ns; C_L = 50pF, R_L = 500Ω; T_{amb} = –40°C to +85°C.

SYMBOL	PARAMETER	WAVEFORM	LIMITS				UNIT
			V_{CC} = 3.3V ± 0.3V			V_{CC} = 2.7V	
			MIN	TYP[1]	MAX	MAX	
t_{PLH} t_{PHL}	Propagation delay An or Bn to Yn	1	1.0 1.0	3.0 3.4	3.9 4.6	4.7 4.8	ns

NOTE:
1. All typical values are at V_{CC} = 3.3V and T_{amb} = 25°C.

Tabel 3/1.7-9: Schakeltijden van de 74LVT08 (bij V_{CC}= 2,7 V en 3,3 V).

74LVC11

3 AND-poorten met elk 3 ingangen

Voedingsspanningen

- 74LVC11
  V_{CC} = 1,2 V tot 3,6 V


Behuizingen

14-pens plastic SOIC, SSOP en TSSOP

Positieve logica

$Y = A*B*C$ of $Y = \overline{A}+\overline{B}+\overline{C}$

1.7 AND-poorten Low-Voltage families




PIN NUMBER	SYMBOL	NAME AND FUNCTION
1, 3, 9	1A – 3A	Data inputs
2, 4, 10	1B – 3B	Data inputs
7	GND	Ground (0 V)
12, 6, 8	1Y – 3Y	Data outputs
13, 5, 11	1C – 3C	Data inputs
14	V_{CC}	Positive supply voltage

Figuur 3/1.7-5: Aansluitingen.


INPUTS			OUTPUTS
nA	nB	nC	nY
L	L	L	L
L	L	H	L
L	H	L	L
L	H	H	L
H	L	L	L
H	L	H	L
H	H	L	L
H	H	H	H

NOTES:
H = HIGH voltage level
L = LOW voltage level

Figuur 3/1.7-6: Waarheidstabel.



Figuur 3/1.7-7: Logisch symbool.



Figuur 3/1.7-8: Logisch schema (positieve logica).

1.7 AND-poorten Low-Voltage families

Schakeltijden

GND = 0 V; $t_r = t_f \leq 2.5$ ns; $C_L = 50$ pF; $R_L = 500\Omega$; $T_{amb} = -40\,°C$ to $+85\,°C$

SYMBOL	PARAMETER	WAVEFORM	LIMITS					UNIT
			$V_{CC} = 3.3V \pm 0.3V$			$V_{CC} = 2.7V$		
			MIN	TYP[1]	MAX	MIN	MAX	
t_{PHL}/t_{PLH}	Propagation delay nA, nB, nC to nY	1, 2	–	3.7	6.2	–	7.0	ns

NOTE:
1. These typical values are at $V_{CC} = 3.3V$ and $T_{amb} = 25°C$.

Tabel 3/1.7-10: Schakeltijden van de 74LVC11 (bij V_{CC}= 2,7 V en 3,3 V).

1.7 AND-poorten Low-Voltage families


3/2

OR-poorten

Inhoud

3/2.1

Achtergrond-informatie




OR-schakeling

schakelaars		lampje
B	**A**	**Y**
open	open	uit
open	dicht	aan
dicht	open	aan
dicht	dicht	aan

waarheidstabel

Figuur 3/2.1-1: De werking van de OR-poort verduidelijkt met behulp van schakelaars en een lampje.



logisch symbool
OR-poort

ingangen		uitgang
B	**A**	**Y**
0	0	0
0	1	1
1	0	1
1	1	1

waarheidstabel
0 = lage spanning
1 = hoge spanning

Figuur 3/2.1-2: De logische symbolen van de OR-poort.

2.1 Achtergrondinformatie

In figuur 3/2.1-1 wordt de werking van een OR-poort uitgelegd aan de hand van twee schakelaars A en B en een lampje Y. We zien dat het lampje brandt als schakelaar A of schakelaar B of beide schakelaars tegelijkertijd worden gesloten. In de 'waarheidstabel' zijn alle mogelijke combinaties te zien, waaruit blijkt dat het lampje niet brandt wanneer beide schakelaars geopend zijn.


Het rechthoekige symbool in figuur 3/2.1.-2 is het door de IEC voorgeschreven logische symbool van een OR-poort, waaraan ook in dit boek de voorkeur wordt gegeven. In plaats van de schakelaars A en B heeft de OR-poort twee ingangen, terwijl het lampje is vervangen door de uitgang Y. De in de waarheidstabel getoonde eigenschappen van de OR-poort kunnen met behulp van 'Boole algebra' zeer kort worden genoteerd:

$$Y = A + B$$

Deze vergelijking moet worden gelezen als: "Y = A of B" (waarbij het + teken dus NIET betekent dat er moet worden opgeteld zoals bij gewone algebra!). Ook hierbij wordt weer aangenomen dat een logische '0' LAAG betekent en een logische '1' HOOG (positieve logica). Ook bij OR-poorten is het natuurlijk mogelijk om met meer dan 2 variabelen (ingangen) te werken. In figuur 3/2.1-3 is een voorbeeld van een OR-poort met 3 ingangen te zien.

Ook een OR-poort wordt meestal opgebouwd uit een NOR-poort plus een inverter, zoals in figuur 3/2.1-4 te zien is.

Aangezien het in de praktijk kan voorkomen dat in een schakeling een OR-poort nodig is, terwijl die niet in huis is, geven wij in figuur 3/2.1-5 nog enkele voorbeelden van het samenstellen van OR-poorten met andere soorten poorten.



logisch symbool
3-input OR


$$Y = A + B + C$$

ingangen			uitgang
C	**D**	**A**	**Y**
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

waarheidstabel met
3 variabelen


Figuur 3/2.1-3: De OR-poort met drie ingangen.

2.1 Achtergrond-informatie



Figuur 3/2.1-4: Samenstelling van een OR uit een NOR en een inverter.

2.1 Achtergrondinformatie



Figuur 3/2.1-5: Reconstructie van een OR uit andere soorten poorten.

3/2.2


OR-poorten 74xx-serie TTL en HC

7432


4 OR-poorten met elk 2 ingangen

Positieve logica: Y = A + B

Figuur 3/2.2-1032.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	15 23		6.1 10.3	18 38	3.1 4.9	7.3 16.5	1.9 26	0.05[1]	80[1]	mA
Ios	−18 −55		−60 −155	−40 −100	−20 −100	−30 −112	−30 −112			mA
Tplh	10		4.2	5	14	1 5.8	3 14	80	10	ns
Tphl	14		4.0	5	14	1 5.8	3 12	80	10	ns




[1] μA

74832


6 OR-drivers met elk 2 ingangen

Positieve logica: Y = A + B

Figuur 3/2.2-832.



LOGICA	TTL	L	F	S	LS	AS[1]	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L						11 22	4 9.5		80[2]	mA
Ios						−135	−30 −112			mA
Tplh						1 6.3	2 8		10	ns
Tphl						1 6.3	2 8		10	ns




[1] 74 AS 832B [2] μA

2.2 74xx-serie

741032


4 gebufferde OR-poorten met elk 2 ingangen



Positieve logica: Y = A+ B

Figuur 3/2.2-1032.


LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L						7.7 14.7	2.5 6.6			mA
Ios						– 135	– 30 – 112			mA
Tplh[4]						1 5.5	2 9			ns
Tphl[4]						1 5.5	3 12			ns



[1] 74 ALS 1032 A

741832

6 OR-drivers met elk 2 ingangen met centrale Vcc en GND




positieve logika: Y = A + B

Figuur 3/2.2-1832.

logisch symbool

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L						11 22	4 9.5			mA
Ios						– 135	– 30 – 112			mA
Tplh[1]						1 6.3	2 8			ns
Tphl[1]						1 6.3	2 8			ns



[1] A of B → Y

2.2 74xx-serie

waarheidstabel


FUNCTION TABLE (each driver)

INPUTS		OUTPUT
A	B	Y
H	X	H
X	H	H
L	L	L

2.2 74xx-serie


744075

3 OR-poorten met elk 3 ingangen



Figuur 3/2.2-4075.

logisch symbool



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc									20[1]	mA
Ios									4	mA
Tpd [2]									11	ns
Tt									8	ns

[1] µA
[2] A, B of C → Y

FUNCTION TABLE

INPUTS			OUTPUT
A	B	C	Y
H	X	X	H
X	H	X	H
X	X	H	H
L	L	L	L

3/2.3


OR-poorten (1)4xxx-serie CMOS


(1)4071

4 OR-poorten met elk 2 ingangen

Positieve logica: Y = A + B

Figuur 3/2.3-71.






o.a. leverbaar: MC 14071 B
CD 4071 B
HEF 4071 B


1(4072)

2 OR-poorten met elke 4 ingangen

Positieve logica: Y = A + B + C + D

figuur 3/2.3-72.





o.a. leverbaar: MC 14072 B
CD 4072 B
HEF 4072 B


2.3 (1)4xxx-serie


(1)4075

3 OR-poorten met elk 3 ingangen

Positieve logica: Y = A + B + C

Figuur 3/2.3-75.






o.a. leverbaar: MC 14075 B
CD 4075 B
HEF 4075 B


(1)4570

4 OR-poorten met elk 2 ingangen

Positieve logica: Y = A + B

figuur 3/2.3-570.





niet meer leverbaar:
MC 14570 A/C

3/2.4


OR-poorten 10k-serie ECL

10103

4 OR-poorten met elk 2 ingangen (één poort ook NOR, open-emitter uitgangen

positieve logika: Y = A + B


Figuur 3/2.4-103.



Parameters bij 25°C


I_E	min typ max	 20 26	mA	**Stroom uit voeding (V_{EE} = −5,2 V)**
I_{IL}	min typ max	0.5	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 245	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	100	mW/ package	**Dissipatie**
td	typ	2.0	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	

logisch symbool



2.4 10k-serie ECL

opbouw
(¼ van de schakeling)




2.4 10k-serie ECL

10110

2 OR-poorten met elk 3 ingangen (grote fan-out door 2×3 uitgangs-transistoren)

positieve logika: Y = A + B + C
Y1 = Y2 = Y3




Figuur 3/2.4-110.


Parameters bij 25°C

I_E	min typ max	 30 38	mA	**Stroom uit voeding (V_{EE} = −5,2 V)**
I_{IL}	min typ max	0.5	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 425	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	150	mW/ package	**Dissipatie**
td	typ	2.4	ns	**Vertragingstijd**
fanout ZIN		6 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	

logisch symbool




2.4 10k-serie ECL



2.4 10k-serie ECL

10210

2 High Speed OR-poorten met elk 3 ingangen en 3 open-emitter uitgangen



Figuur 3/2.4-210.


positieve logika: $Y = A + B + C$

$Y1 = Y2 = Y3$

Parameters bij 25°C

I_E	min typ max	 38	mA	**Stroom uit voeding ($V_{EE} = -5{,}2$ V)**
I_{IL}	min typ max	—	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 425	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	—	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	—	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	—	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	—	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	**typ**	150	**mW/ package**	**Dissipatie**
td	**typ**	1.7	**ns**	**Vertragingstijd**
fanout **ZIN**		6 50	**50 Ohm-lijn(en)** **kOhm pull-down weerstanden**	

logisch symbool




2.4 10k-serie ECL

3/2.5


OR-poorten 74AC(T)11xx-serie

74AC11032, 74ACT11032


4 OR-poorten
met elk 2 ingangen



Figuur 3/2.5-11032.



Logisch symbool.



Logisch schema (positieve logika).

FUNCTION TABLE (each gate)

INPUTS		OUTPUT
A	B	Y
H	X	H
X	H	H
L	L	L

Waarheidstabel.

2.5 OR-poorten 74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11032 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
C_I	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11032 MIN	MAX	UNIT
t_{PLH}	A or B	Y	3.3 ±0.3 V	1.5	6.3	8.7	1.5	9.7	ns
			5 ±0.5 V	1	4.3	6.2	1.5	6.7	
t_{PHL}			3.3 ±0.3 V	1.5	5.4	7.4	1.5	8	
			5 ±0.5 V	1	3.8	5.5	1.5	5.9	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11032 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_I	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11032 MIN	MAX	UNIT
t_{PLH}	A or B	Y	1.5	6.2	8.1	1.5	9	ns
t_{PHL}			1.5	4.9	7.4	1.5	8	

Kenmerken ACT-type.

3/3

NAND-poorten

Inhoud

3/3.3 NAND-poorten (1)4xxx-serie CMOS

(aanvulling 13)

(1)4011	4 x 2 in
(1)4012	2 x 4 in
(1)4023	3 x 3 in
(1)4068	1 x 8 in
(1)40107	2 x 2 in, buffer/driver, open drain

3/3.4 NAND-poorten 10k-serie ECL

(aanvulliing 17)

10108	2 x 4 in, AND/NAND


3/3.5 NAND-poorten 74AC(T)11xx-serie

(aanvulling 45)

74AC(T)11000	4 x 2 in
74AC(T)11010	3 x 3 in
74AC(T)11020	2 x 4 in
74AC(T)11030	1 x 8 in

3/3.1

Achtergrond-informatie




Figuur 3/3.1-1: Samenstelling van een NAND-poort uit een AND en een inverter.

In figuur 3/3-1.1 is te zien wat met een NAND-poort wordt bedoeld: de A- en B-ingangen passeren eerst een AND-poort om aan de vergelijking A.B te voldoen (zie ook hoofdstuk 3/1), waarna een NOT-poort A.B inverteert zodat de Boole vergelijking voor deze NOT-AND = NAND-poort wordt:

$$Y = \overline{A.B}$$

In figuur 3/3.1-2 is het logische symbool weer op twee manieren getekend. Het oude symbool is dat van de AND-poort, gevolgd door een cirkeltje dat de inversie aangeeft. In dit boek gebruiken wij zoveel mogelijk de nieuwste IEC-notatie met de vierkante symbolen. In deze figuur is ook de waarheidstabel van de NAND-poort te zien. De NAND-poort wordt ook wel de 'universele poort' genoemd omdat in wezen alle logische schakelingen met behulp van NAND-poorten kunnen worden samengesteld.




logisch symbool NAND-poort

ingangen		uitgang
B	A	Y
0	0	1
0	1	1
1	0	1
1	1	0

waarheidstabel

Figuur 3/3.1-2: De logische symbolen van een NAND.

3.1 Achtergrond-informatie



logisch symbool 3-input NAND


$Y = \overline{ABC}$

ingangen			uitgang
C	B	A	Y
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


waarheidstabel met 3 variabelen

Figuur 3/3.1-3: NAND-poort met drie ingangen.

Net als bij AND-poorten kan ook bij NAND-poorten met meer dan 2 variabelen worden gewerkt. In figuur 3/3.1-3 zijn als voorbeeld symbool, waarheidstabel en Boole vergelijking van een NAND-poort met 3 ingangen te zien. In figuur 3/3.1-4 zijn tenslotte enkele mogelijkheden voor het samenstellen van een NAND-poort met behulp van andere logische poorten te zien, inclusief alternatief symbool.




Figuur 3/3.1-4a




Figuur 3/3.1-4b


3.1 Achtergrond-informatie



Figuur 3/3.1-4a′



Figuur 3/3.1-4b′



Figuur 3/3.1-4: Mogelijkheden voor het samenstellen van een NAND met andere soorten poorten.

3.1 Achtergrond-informatie

3/3.2


NAND-poorten 74xx-serie TTL en HC

7400


4 NAND-poorten. met elk 2 ingangen

Positive logic: Y = $\overline{AB}$

Figuur 3/3-00.



LOGICA	TTL	L	F	S	LS	AS	ALS1)	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	4 12	0.44 1.16	1.9 6.8	10 20	0.8 2.4	2 10.8	0.5 1.5	0.01 2)	40 2)	mA
Ios	−18 −55	−3 −15	−60 −150	−40 −100	−20 −100	−30 −112	−15 −70			mA
Tplh	11	35	3.7	3	9	1 4.5	3 11	50	9	ns
Tphl	7	31	3.2	3	10	1 4	2 8	50	9	ns




1) 74 ALS 00 A. 2) μA

7401


4 NAND-poorten met elk 2 ingangen, open collector uitgang

Figuur 3/3-01.



Positive logic: Y = $\overline{AB}$

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	4 12	0.44 1.16			0.8 2.4		0.43 1.62			mA
Tplh	35	60			17		23 54			ns
Tphl	8	33			15		8 28			ns




3.2 74xx-serie TTL en HC

7403


4 NAND-poorten met elk 2 ingangen, open collector uitgang

Positive logic: $Y = \overline{AB}$



Figuur 3/3-03.

LOGICA	TTL	L	F	S	LS	AS	ALS[2]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	4 12	0.44 1.2		6.0 20	0.8 2.4		0.43 1.62		20[1]	mA
Tplh	35	60		5	17		23 54		13	ns
Tphl	8	33		4.5	15		5 22		10	ns




[1]) μA. [2]) 74 ALS 03A

7410


3 NAND-poorten met elk 3 ingangen

Positive logic: $Y = \overline{ABC}$



Figuur 3/3-10.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	3 9	0.33 0.87	1.8 6.0	7.5 15	0.6 1.8	1.5 8.1	0.32 1.2	0.01[2]	20[2]	mA
Ios	−18 −55	−3 −15	−60 −150	−40 −100	−20 −100	−30 −112	−30 −112			mA
Tplh	11	35	37	4.5	9	1 4.5	2 11	60	10	ns
Tphl	7	31	3.2	5	10	1 4.5	2 10	60	10	ns




[1]) 74 ALS 10A [2]) μA

3.2 74xx-serie TTL en HC

7412


3 NAND-poorten met elk 3 ingangen, open collector uitgang



Positive logic: $Y = \overline{ABC}$

Figuur 3/3-12.


LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	3 9				0.7 1.8		0.32 1.2			mA
Tplh	35				17		23 54			ns
Tphl	8				15		5 18			ns



[1]) 74 ALS 12A

7413


2 NAND-poorten met elk 4 Schmitt-trigger ingangen



Positive logic: $Y = \overline{ABCD}$

Figuur 3/3-13.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	14 20		4.5 7.0		2.9 4.1					mA
Ios	−18 −55		−60 −150		−20 −100					mA
Tplh	18		5.5		15					ns
Tphl	15		11.0		18					ns



3.2 74xx-serie TTL en HC

7418


2 NAND-poorten met elk 4 Schmitt-trigger ingangen, totem-pole uitgang



Positive logic: $Y = \overline{ABCD}$


Figuur 3/3-18.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L					3.3 / 5.7					mA
Ios					−20 / −100					mA
Tplh					13					ns
Tphl					33					ns



7420


2 NAND-poorten met elk 4 ingangen



Positive logic: $Y = \overline{ABCD}$

Figuur 3/3-20.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L	2 / 6	0.22 / 0.58	0.9 / 3.4	5 / 10	0.4 / 1.2	1.0 / 5.4	0.22 / 0.81	0.01[2]	20[2]	mA
Ios	−18 / −55	−3 / −15	−60 / −150	−40 / −100	−20 / −100	−30 / −112	−15 / −70			mA
Tplh	12	35	3.7	3	9	1 / 5	3 / 11	70	14	ns
Tphl	8	31	3.2	3	10	1 / 4.5	3 / 10	70	14	ns



[1] 75 ALS 20A [2] μA


3.2 74xx-serie TTL en HC

7422


2 NAND-poorten met elk 4 ingangen, open collector uitgang

Positive logic: Y = $\overline{ABCD}$

Figuur 3/3-22.



LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	2 6			3 10	0.4 1.2		0.22 0.80			mA
Tplh	35			5	17		23 45			ns
Tphl	8			4.5	15		4 18			ns




[1] 74 ALS 22B

7424


4 NAND-poorten met elk 2 Schmitt-trigger ingangen, totem-pole uitgang

Positive logic: Y = $\overline{AB}$

Figuur 3/3-24.




LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L					6.6 11					mA
Ios					−20 −100					mA
Tplh					13					ns
Tphl					21					ns



3.2 74xx-serie TTL en HC


7426

4 hoge spanning NAND-poorten met elk 2 ingangen



Positive logic: $Y = \overline{AB}$


Figuur 3/3-26.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	4 12	0.48 1.32			0.8 2.4					mA
Tplh	16	40			17					ns
Tphl	11	25			15					ns


7430

NAND-poort met 8 ingangen



Positive logic: $Y = \overline{ABCDEFGH}$

Figuur 3/3-30.




LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	1 3	0.11 0.29		3 5.5	0.35 0.6	0.9 3	0.22 0.54	0.01[2]	20[2]	mA
Ios	–18 –55	–3 –15		–40 –100	–20 –100	–30 –112	–30 –112			mA
Tplh	13	35		4	8	1 5	3 10	125	15	ns
Tphl	8	70		4.5	13	1 4.5	3 12	125	15	ns

[1] 74 ALS 30A [2] μA

3.2 74xx-serie TTL en HC

7431


Vertragingselement



Positive logic: Y = A, Y = Ā, Y = $\overline{AB}$
Gebruik: voor vertragingslijnen.

Figuur 3/3-31.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L					2.3 13					mA
Ios					–30 –130					mA
Tplh[1]					6					ns
Tphl[1]					6					ns



[1] Deze waardes gelden alleen voor de NAND-poorten tussen A3, B3 naar Y3 en A4, B4 naar Y4.

7437


4 gebufferde NAND-poorten met elk 2 ingangen



Positive logic: Y = $\overline{AB}$

Figuur 3/3-37.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	9 34		22	20 46	0.9 6		0.86 4.8			mA
Ios	–18 –70		–100 –225	–50 –225	–30 –130		–30 –112			mA
Tplh	13		3.7	4	12		2 8			ns
Tphl	8		3.2	4	12		2 7			ns




[1] 74 ALS 37A

3.2 74xx-serie TTL en HC

7438


4 gebufferde NAND-poorten met elk 2 ingangen, open collector uitgang



Positive logic: $Y = \bar{A}\bar{B}$

Figuur 3/3-38.


LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	5 34		22 22	20 46	0.9 6		0.86 4.8			mA
Ios			−100 −225							mA
Tplh	14		9	6.5	20		10 33			ns
Tphl	11		6	6.5	18		2 12			ns



[1] 74 ALS 38A

7439


4 gebufferde NAND-poorten met elk 2 ingangen, open collector



Positive logic: $Y = \bar{A}\bar{B}$

Figuur 3/3-39.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	54									mA
Tplh	22									ns
Tphl	18									ns



3.2 74xx-serie TTL en HC


7440

2 gebufferde NAND-poorten met elk 4 ingangen



Positive logic: $Y = \bar{A}\bar{B}\bar{C}\bar{D}$

Figuur 3/3-40.




LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H	4			10	0.45		0.43			mA
Icc L	17		22	25	3		2.4			mA
Ios	−18 −70		−100 −225	−50 −225	−30 −130		−30 −112			mA
Tplh	13		3.7	4	12		2 8			ns
Tphl	8		3.2	4	12		2 7			ns

[1] 74 ALS 40A


74132

4 NAND-poorten met elk 2 Schmitt-trigger ingangen



Positive logic: $Y = \bar{A}\bar{B}$

Figuur 3/3-132.




LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H	15		8.5	28	5.9				20[1]	mA
Icc L	26		13.0	44	8.2					mA
Ios	−18 −55		−60 −150	−40 −100	−20 −100					mA
Tplh	15		5.5	7	15				13	ns
Tphl	15		7.0	8.5	15				13	ns

[1] μA

3.2 74xx-serie TTL en HC

74133


NAND-poort met 13 ingangen



Positive logic: $Y = \overline{ABCDEFGHIJKLM}$

Figuur 3/3-133.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L				3 5.5			0.24 0.56		20[1]	mA
Ios				–40 –100			–30 –112			mA
Tplh				4			3 11		16	ns
Tphl				4.5			5 25		16	ns



[1] μA

74134


NAND-poort met 12 ingangen, 3-state uitgang



Positive logic: $Y = \overline{ABCDEFGHIJKL}$

Figuur 3/3-134.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L				7 9						mA
Ios				–40 –100						mA
Tplh				4						ns
Tphl				5						ns




Geen uitgang indien output control hoog is

3.2 74xx-serie TTL en HC

74140


2 NAND-poorten met elk 4 ingangen, 50 ohm line drivers



Positive logic: $Y = \overline{ABCD}$

Figuur 3/3-140.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L				10 25						mA
Ios				−50 −225						mA
Tplh				4						ns
Tphl				4						ns



3.2 74xx-serie TTL en HC

74265


4 poorten met complementaire uitgangen




Positive logic: $Y = AB$, $Y = \overline{AB}$, $Y = A$, $Y = \bar{A}$

Figuur 3/3-265.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	25									mA
Ios	–18 –57									mA
Tplh (w)	11.6									ns
Tphl (y)	11.3									ns
Tphl (w)	9.8									ns
Tphl (y)	10.2									ns
Tphl (w)- Tphl (y)	+0.3									ns
Tphl (w)- Tphl (y)	–0.4									ns



Gebruik: clock/clock generator (figuur 3/3-264-1)
anti-dender schakeling (figuur 3/3-265-2)



Figuur 3/3-265-1




Figuur 3/3-265-2

3.2 74xx-serie TTL en HC

74804

6 NAND-poorten (drivers) met elk 2 ingangen




Positive logic: $Y = \overline{AB}$

Figuur 3/3-804.


LOGICA	TTL	L	F	S	LS	AS¹⁾	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L						3.5 / 16	0.9 / 7		80²⁾	mA
Ios						−135	−30 / −112			mA
Tplh						1 / 4	2 / 6		12	ns
Tphl						1 / 4	2 / 7		12	ns

¹⁾ 74 AS 804B ²⁾ μA



741000

4 NAND-poorten (drivers) met elk 2 ingangen




Positive logic: $Y = \overline{AB}$

Figuur 3/3-1000.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L						2.1 / 11.5	0.86 / 4.8			mA
Ios						−135	−30 / −112			mA
Tplh						1 / 3.5	2 / 8			ns
Tphl						1 / 3.5	2 / 7			ns


¹⁾74 ALS 1000A



3.2 74xx-serie TTL en HC

741003


4 gebufferde NAND-poorten met elk 2 ingangen, open collector uitgang



Positive logic: $Y = \overline{AB}$

Figuur 3/3-1003.


LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L							0.86 4.8			mA
Ios										mA
Tplh							10 33			ns
Tphl							2 12			ns



[1] 74 ALS 1003A

741010


3 gebufferde NAND-poorten met elk 3 ingangen



Positive logic: $Y = \overline{ABC}$

Figuur 3/3-1010.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L							0.65 3.6			mA
Ios							–30 –112			mA
Tplh							2 8			ns
Tphl							2 7			ns




[1] 74 ALS 1010A

3.2 74xx-serie TTL en HC

741020


2 gebufferde NAND-poorten met elk 4 ingangen



Figuur 3/3-1020.

Positieve logika: $Y = \overline{ABCD}$

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L							0.5 2.4			mA
Ios							−30 −112			mA
Tplh							2 8			ns
Tphl							2 7			ns




[1] 74 ALS 1020A

3.2 74xx-serie TTL en HC

741804


6 NAND-drivers met elk 2 ingangen (Centrale Vcc, GND)



Figuur 3/3.2-1804.

postieve logika: $Y = \overline{AB}$

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L						3.5 16	0.9 7			mA
Ios						−135	−30 −112			mA
Tplh [1]						1 4	2 6			ns
Tphl [1]						1 4	2 7			ns



[1] A of B → Y


FUNCTION TABLE (each driver)

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H

3.2 74xx-serie TTL en HC


748003

2 NAND-poorten met elk 2 ingangen



Figuur 3/3.2-8003.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L							0.22 0.81			mA
Ios							−15 −70			mA
Tplh[1]							3 11			ns
Tphl[1]							2 8			ns



[1] A of B → Y

FUNCTION TABLE (each gate)

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H

3.2 74xx-serie TTL en HC


3/3.3

NAND-poorten
(1)4xxx-serie CMOS


(1)4011

4 NAND-poorten
met elk 2 ingangen


positieve logica: $Y = \overline{AB}$



Figuur 3/3.3-11.



schematische opbouw UB-versie




o.a. leverbaar: MC 14011 B/UB
CD 4011 B/UB/A
HEF 4011 B/UB

3.3 4xxx-serie


(1)4012


2 NAND-poorten met elk 4 ingangen

Figuur 3/3.3-12.



positieve logica: $Y = \overline{ABCD}$






o.a. leverbaar: MC 14012 B/UB
CD 4012 B/UB/A
HEF 4012 B

3.3 4xxx-serie


(1)4023

3 NAND-poorten met elk 3 ingangen

positieve logica: $Y = \overline{ABC}$



Figuur 3/3.3-23.




o.a. leverbaar: MC 14023 B/UB
CD 4023 B/UB/A
HEF 4023 B

3.3 4xxx-serie


(1)4068

NAND-poort met 8 ingangen

Figuur 3/3.3-68.



positieve logica: $Y = \overline{ABCDEFGH}$




o.a. leverbaar: MC 14068 B
CD 4068 B
HEF 4068 B

3.3 4xxx-serie

(1)40107

2 NAND-buffers met elk 2 ingangen en open-drain n-kanaals transistor uitgangen

positieve logica: $Y = \overline{AB}$





Figuur 3/3.3-107.

TRUTH TABLE

A	B	C	
0	0	1*	Z#
1	0	1*	Z#
0	1	1*	Z#
1	1	0	

*Requires external pull-up resistor (R_L) to V_{DD}.
#Without pull-up resistor (3-state).





Uitgangsstroom J_{OL} = −136 mA typ.

alleen leverbaar: CD 40107 B

3.3 4xxx-serie


3/3.4

NAND-poorten 10k-serie ECL

10108

2 AND/NAND-poorten met elk 4 ingangen (open-emitter uitgangen)


positieve logika: $\overline{Y} = \overline{ABCD}$
$Y = ABCD$



Figuur 3/3.4-108.

Parameters bij 25°C

I_E	min typ max	 28 36	mA	Stroom uit voeding ($V_{EE} = -5{,}2$ V)
I_{IL}	min typ max	0.5	μA	Low level Ingangsstroom $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	 265	μA	High level Ingangsstroom $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	−1.99 −1.65	V	Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	−0.96 −0.81	V	High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	 −1.63	V	Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	−0.98	V	Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	145	mW/ package	Dissipatie
td	typ typ	2.3 2.8	ns ns	Vertragingstijd AND —„— NAND
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	




3.4 10k-serie ECL

3/3.5


NAND-poorten 74AC(T)11xx-serie

74AC11000, 74ACT11000


4 NAND-poorten met elk 2 ingangen



Figuur 3/3.5-11000.



Logisch symbool.



Logisch schema (positieve logika).

FUNCTION TABLE (each gate)

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H

Waarheidstabel.

3.5 NAND-poorten74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11000 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11000 MIN	MAX	UNIT
t_{PLH}	A or B	Y	3.3 ±0.3 V	1.5	7.2	9.8	1.5	11.1	ns
			5 ±0.5 V	1.5	5	6.5	1.5	7.4	
t_{PHL}			3.3 ±0.3 V	1.5	5.8	8.6	1.5	9.6	
			5 ±0.5 V	1.5	4.4	6.1	1.5	6.8	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11000 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11000 MIN	MAX	UNIT
t_{PLH}	A or B	Y	1.5	7.2	10.9	1.5	12.3	ns
t_{PHL}			1.5	5.8	8	1.5	8.8	

Kenmerken ACT-type.


3.5 NAND-poorten 74AC(T)11xx-serie

74AC11010, 74ACT11010


3 NAND-poorten met elk 3 ingangen



Figuur 3/3.5-11010.



Logisch symbool.



Logisch schema (positieve logika).

FUNCTION TABLE (each gate)

INPUTS			OUTPUT
A	B	C	Y
H	H	H	L
L	X	X	H
X	L	X	H
X	X	L	H

Waarheidstabel.

3.5 NAND-poorten74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74AC11010 MIN	74AC11010 MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	$I_{OH} = -4$ mA	3 V	2.58			2.48		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50\ mA^{\dagger}$	5.5 V						
	$I_{OH} = -75\ mA^{\dagger}$	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	$I_{OL} = 12$ mA	3 V			0.36		0.44	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50\ mA^{\dagger}$	5.5 V						
	$I_{OL} = 75\ mA^{\dagger}$	5.5 V					1.65	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			4		40	μA
C_i	$V_I = V_{CC}$ or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74AC11010 MIN	74AC11010 MAX	UNIT
t_{PLH}	ANY	Y	3.3 V ± 0.3 V	1.5	5.9	8.5	1.5	9.3	ns
			5 V ± 0.5 V	1.5	4.4	6.2	1.5	6.7	
t_{PHL}			3.3 V ± 0.3 V	1.5	5.8	9	1.5	9.9	ns
			5 V ±0.5 V	1.5	4.6	6.4	1.5	7	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74ACT11010 MIN	74ACT11010 MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50\ mA^{\ddagger}$	5.5 V						
	$I_{OH} = -75\ mA^{\ddagger}$	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50\ mA^{\ddagger}$	5.5 V						
	$I_{OL} = 75\ mA^{\ddagger}$	5.5 V					1.65	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			4		40	μA
$\Delta I_{CC}^{\S}$	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V


PARAMETER	FROM (INPUT)	TO (OUTPUT)	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74ACT11010 MIN	74ACT11010 MAX	UNIT
t_{PLH}	Any	Y	1.5	5.8	8.2	1.5	8.9	ns
t_{PHL}			1.5	5.7	7.4	1.5	8.2	

Kenmerken ACT-type.


3.5 NAND-poorten 74AC(T)11xx-serie

74AC11020, 74ACT11020


2 NAND-poorten met elk 4 ingangen



Figuur 3/3.5-11020.



Logisch symbool.



Logisch schema (positieve logika).

FUNCTION TABLE (each gate)

INPUTS				OUTPUT
A	B	C	D	Y
H	H	H	H	L
L	X	X	X	H
X	L	X	X	H
X	X	L	X	H
X	X	X	L	H

Waarheidstabel.

3.5 NAND-poorten74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	TYP	MAX	74AC11020 MIN	MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	$I_{OH} = -4$ mA	3 V	2.58			2.48		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50$ mA†	5.5 V						
	$I_{OH} = -75$ mA†	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	$I_{OL} = 12$ mA	3 V			0.36		0.44	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50$ mA†	5.5 V						
	$I_{OL} = 75$ mA†	5.5 V					1.65	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			4		40	μA
C_i	$V_I = V_{CC}$ or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	$T_A = 25°C$ MIN	TYP	MAX	74AC11020 MIN	MAX	UNIT
t_{PLH}	Any	Y	3.3 ±0.3 V	1.5	6.4	8.6	1.5	9.4	ns
			5 ±0.5 V	1.5	4.3	6.3	1.5	6.7	
t_{PHL}			3.3 ±0.3 V	1.5	6.4	9.2	1.5	10.1	
			5 ±0.5 V	1.5	4.4	6.7	1.5	7.3	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	TYP	MAX	74ACT11020 MIN	MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50$ mA‡	5.5 V						
	$I_{OH} = -75$ mA‡	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50$ mA‡	5.5 V						
	$I_{OL} = 75$ mA‡	5.5 V					1.65	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			4		40	μA
ΔI_{CC}§	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V


PARAMETER	FROM (INPUT)	TO (OUTPUT)	$T_A = 25°C$ MIN	TYP	MAX	74ACT11020 MIN	MAX	UNIT
t_{PLH}	Any	Y	1.5	5.6	8.5	1.5	9.1	ns
t_{PHL}			1.5	6.1	8.4	1.5	9.2	

Kenmerken ACT-type.


3.5 NAND-poorten 74AC(T)11xx-serie

74AC11030, 74ACT11030


NAND-poort met 8 ingangen



Figuur 3/3.5-11030.



Logisch symbool.



Logisch schema (positieve logika).

FUNCTION TABLE

INPUTS A THRU H	OUTPUT Y
All inputs H	L
One or more inputs L	H

Waarheidstabel.

3.5 NAND-poorten74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11030 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11030 MIN	TYP	MAX	UNIT
t_{PLH}	Any	Y	3.3 ± 0.3 V	1.5	6.9	9.1	1.5		9.9	ns
			5 ± 0.5 V	1.5	4.8	6.7	1.5		7.2	
t_{PHL}			3.3 ± 0.3 V	1.5	6.4	8.8	1.5		9.8	
			5 ± 0.5 V	1.5	4.8	6.7	1.5		7.4	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11030 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA‡	5.5 V						
	I_{OH} = −75 mA‡	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA‡	5.5 V						
	I_{OL} = 75 mA‡	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
ΔI_{CC}	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11030 MIN	MAX	UNIT
t_{PLH}	Any	Y	1.5	5.4	8.1	1.5	8.5	ns
t_{PHL}			1.5	5.9	7.8	1.5	8.7	

Kenmerken ACT-type.

3/4

NOR-poorten

Inhoud

3/4.5 NOR-poorten 74AC(T)11xx-serie

(aanvulling 46)


74AC(T)11002	4 x 2 in
74AC(T)11027	3 x 3 in

3/4.1

Achtergrondinformatie


NOR
Wanneer achter een OR-poort een inverter wordt geplaatst, ontstaat een NOR-poort, zoals figuur 3/4.1-1 laat zien. De OR-functie (zie ook hoofdstuk 3/2) van de ingangen A en B wordt geïnverteerd, zodat een NOT-OR = NOR-poort ontstaat met de Boole vergelijking:
$Y = \overline{A + B}$

In figuur 3/4.1-2 zijn de twee logische symbolen van de NOR-poort en de waarheidstabel te zien, terwijl in figuur 3/4.1-3 een voorbeeld wordt gegeven van een NOR-poort met meer dan 2 variabelen.
Figuur 3/4.1-4 toont hoe met anderssoortige poorten enkele NOR-poorten worden samengesteld. Ook is het alternatieve symbool van de NOR-poort hier te zien.



Figuur 3/4.1-1:

ingangen		uitgang
B	**A**	**Y**
0	0	1
0	1	0
1	0	0
1	1	0




logisch symbool NOR-poort

Figuur 3/4.1-2:

4.1 Achtergrondinformatie


ingangen			uitgang
C	**B**	**A**	**Y**
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0



logisch symbool 3-input NOR

$Y = \overline{A + B + C}$

Figuur 3/4.1-3:



Figuur 3/4.1-4


4.2 74xx-serie

3/4.2

NOR-poorten 74xx-serie

7402

4 NOR-poorten met elk 2 ingangen




Figuur 3/4.2-02.

Positieve logica: $Y = \overline{A + B}$

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	8 14	0.8 1.4	3.7 8.7	17 26	1.6 2.8	3.7 12.5	0.85 2.16	0.01[1]	20[1]	mA
Ios	−18 −55	−3 −15	−60 −150	−40 −100	−20 −100	−30 −112	−30 −112	1.75	4	mA
Tplh	12	31	4.4	3.5	10	1 4.5	3 12	50	9	ns
Tphl	8	35	3.2	3.5	10	1 4.5	3 10	50	9	ns

[1]) μA




INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

4.2 74xx-serie

7423


uitbreidbare tweevoudige NOR-poorten met 4 ingangen (met strobe)



Positieve logica: $1Y = \overline{\overline{1G}(1A+1B+1C+1D)+X}$
$2Y = \overline{\overline{2G}(2A+2B+2C+2D)}$
x= uitgang van 7460


Figuur 3/4.2-23.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	8 10									mA
Ios	–18 –55									mA
Tplh	13									ns
Tphl	8									ns



7425


2 NOR-poorten met elk 4 ingangen (met strobe)



Figuur 3/4.2-25.

Positieve logica: $Y = \overline{\overline{G}(A+B+C+D)}$


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	8 10									mA
Ios	–18 –55									mA
Tplh	13									ns
Tphl	8									ns



2.4 74xx-serie

7427


3 NOR-poorten met elk 3 ingangen



Positieve logica: $Y = \overline{A+B+C}$

Figuur 3/4.2-27.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	10 16				2 3.4	4 10.6	0.97 2		20[1]	mA
Ios	−18 −55				−20 −100	−30 −112	−30 −112		4	mA
Tplh	10				10	1 5.5	4 15		8	ns
Tphl	7				10	1 4.5	3 9		8	ns




[1] μA

INPUTS			OUTPUT
A	B	C	Y
H	X	X	L
X	H	X	L
X	X	H	L
L	L	L	H

4.2 74xx-serie

7428


4 gebufferde NOR-poorten met elk 2 ingangen



Positieve logica: $Y = \overline{A+B}$

Figuur 3/4.2-28.


LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	12 33				1.8 6.9		1.7 4.8			mA
Ios	−70 −180				−30 −130		−30 −112			mA
Tplh	6				12		2 8			ns
Tphl	8				12		2 7			ns



[1]) 74 ALS 28 A.

7433


4 gebufferde NOR-poorten met elk 2 ingangen, open collector



Figuur 3/4.2-33.

Positieve logica: $Y = \overline{A+B}$

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	12 33				1.8 6.9		1.7 4.8			mA
Ios	– 48				– 24		– 24			mA
Tplh	10				20		5 33			ns
Tphl	12				18		2 12			ns




[1]) 74 ALS 33 A.

4.2 74xx-serie

7436


4 NOR-poorten met elk 2 ingangen



Positieve logica: $Y = \overline{A+B}$

Figuur 3/4.2-36.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc									20[1]	mA
Ios									4	mA
Tplh									9	ns
Tphl									9	ns




[1] μA

INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

4.2 74xx-serie

74260


2 NOR-poorten met elk 5 ingangen



Positieve logica: $Y = \overline{A+B+C+D}$

Figuur 3/4.2-260.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L				17 / 26						mA
Ios				–40 / –100						mA
Tplh				4						ns
Tphl				4						ns




4.2 74xx-serie

74805


6 NOR-drivers met elk 2 ingangen

Positieve logica: $Y = \overline{A+B}$

Figuur 3/4.2-805.



LOGICA	TTL	L	F	S	LS	AS[2]	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc						5 18	2 8		80[1]	mA
Ios						–135	–30 –112		7.8	mA
Tplh						1 4	2 6		10	ns
Tphl						1 4	2 7		10	ns




[1] µA [2] 74 AS 805 B

INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

4.2 74xx-serie

741002


4 gebufferde NOR-poorten met elk 2 ingangen



Positieve logica: $Y = \overline{A+B}$

Figuur 3/4.2-1002.

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L							1.7 5.6			mA
Ios							–30 –112			mA
Tplh							2 8			ns
Tphl							3 7			ns




[1] 74 ALS 1002 A

4.2 74xx-serie

744002


2 NOR-poorten met elk 4 ingangen



Positieve logica: $Y = \overline{A+B+C+D}$

Figuur 3/4.2-4002.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L									20[1]	mA
Ios									4	mA
Tplh									12	ns
Tphl									12	ns




[1] μA

INPUTS				OUTPUT
A	B	C	D	Y
H	X	X	X	L
X	H	X	X	L
X	X	H	X	L
X	X	X	H	L
L	L	L	L	H

4.2 74xx-serie

744078

OR/NOR-poort met 8 ingangen



Positieve logica: $W = \overline{A+B+C+D+E+F+G+H}$


Figuur 3/4.2-4078.

$Y = A+B+C+D+E+F+G+H$

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC[2]	
	VARIABELE PARAMETERS									Eenheid
Icc H L									20[1]	mA
Ios									4	mA
Tplh									14	ns
Tphl									14	ns

[1] μA [2] 74 HC 4078 A

INPUTS A THRU H	OUTPUTS W	OUTPUTS Y
One or more inputs H	L	H
All inputs L	H	L




4.2 74xx-serie

741036


4 NOR-drivers met elk 2 ingangen

positieve logika: $Y = \overline{A+B}$



Figuur 3/4.2-741036.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L						4.3 / 14				mA
Ios						−135				mA
I_{OH}						−48				mA
I_{OL}						48				mA
Tplh						1 / 4				ns
Tphl						1 / 4				ns



FUNCTION TABLE (each gate)

INPUTS A	INPUTS B	OUTPUT Y
H	X	L
X	H	L
L	L	H


4.2 74xx-serie

3/4.3

NOR-poorten (1)4xxx-serie CMOS


(1)4000


2 NOR-poorten met elk 3 ingangen plus 1 inverter



Figuur 3/4-3-00.

positieve logica: $y = \overline{A + B + C}$ $x = \bar{D}$






o.a. leverbaar: MC 14000 UB
CD 4000 B/UB/A
HEF 4000 B


(1)4001


4 NOR-poorten met elk 2 ingangen

Figuur 3/4.3-01.



Positieve logica: $y=\overline{A+B}$






o.a. leverbaar: MC 14001 B/UB
CD 4001 B/UB/A
HEF 4001 B/UB


(1)4002

2 NOR-poorten met elk 4 ingangen



Figuur 3/4.3-02.


Positieve logica: $y = \overline{A + B + C + D}$



o.a. leverbaar: MC 14002 B/UB
CD 4002 B/UB/A
HEF 4002 B


(1)4025


3 NOR-poorten met elk 3 ingangen



Figuur 3/4.3-25.

Positieve logica: $y = \overline{A + B + C}$






o.a. leverbaar: MC 14025 B/UB
CD 4025 B/UB/A
HEF 4025 B/UB


(1)4078

NOR-poorten met 8 ingangen



Figuur 3/4.3-78.

Positieve logica: $y=\overline{A+B+C+D+E+F+G+H}$



o.a. leverbaar: MC 14078 B/UB
CD 4078 B/UB/A
HEF 4078 B


3/4.4

NOR-poorten 10k-serie ECL

10100

4 NOR-poorten met elk 2 ingangen en één gezamenlijke ingang (open-emitter uitgangen)


positieve logika:
$Y = \overline{A + B + X}$



Figuur 3/4.4-100.


Parameters bij 25°C

I_E	min typ max	 20 26	mA	Stroom uit voeding ($V_{EE} = -5{,}2$ V)
I_{IL}	min typ max	0.5	μA	Low level Ingangsstroom $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	 245	μA	High level Ingangsstroom $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	−1.85 −1.65	V	Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	−0.96 −0.81	V	High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	 −1.63	V	Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	−0.98	V	Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	100	mW/ package	Dissipatie
td	typ	2.0	ns	Vertragingstijd
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

4.4 10k-serie ECL




4.4 10k-serie ECL

10102

4 NOR-poorten met elk 2 ingangen (open-emitter uitgangen)


Figuur 3/4.4-102




positieve logika:
$Y = \overline{A + B}$
$(4)X = A + B$

Parameters bij 25°C

I_E	min typ max	 20 26	mA	**Stroom uit voeding ($V_{EE} = -5{,}2$ V)**
I_{IL}	min typ max	0.5	µA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 265	µA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	100	mW/ package	**Dissipatie**
td	typ	2.0	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



4.4 10k-serie ECL




4.4 10k-serie ECL

10106

3 NOR-poorten met 4-3-3 ingangen (open-emitter uitgangen)


positieve logika: $Y = \overline{A + B + C(+D)}$

Figuur 3/4.4-106.




Parameters bij 25°C

I_E	min typ max	 15 21	mA	**Stroom uit voeding ($V_{EE} = -5{,}2$ V)**
I_{IL}	min typ max	0.5	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 265	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.86 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	75	mW/ package	**Dissipatie**
td	typ	2.0	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



4.4 10k-serie ECL



All Rp = 50 kΩ.
*4th input on one gate only.

4.4 10k-serie ECL


10111

2 NOR-poorten met elk 3 ingangen en 3 uitgangen voor grote fanout

positieve logika:
$Y = \overline{A + B + C}$


$Y1 = Y2 = Y3$

Figuur 3/4.4-111.




Parameters bij 25°C

I_E	min typ max	 38	mA	**Stroom uit voeding** **($V_{EE} = -5,2$ V)**
I_{IL}	min typ max	0.5	μA	**Low level** **Ingangsstroom** **$V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 425	μA	**High level** **Ingangsstroom** **$V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level** **Uitgangsspanning** **$V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level** **Uitgangsspanning** **$V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level** **Uitgangsspanning** **$V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level** **Uitgangsspanning** **$V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	150	mW/ package	**Dissipatie**
td	typ	2.4	ns	**Vertragingstijd**
fanout ZIN		6 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



4.4 10k-serie ECL



*V_{CC1} for other gate is pin 1. All Rp = 50kΩ.

4.4 10k-serie ECL


10211

2 High Speed NOR-poorten met elk 3 ingangen en 3 open-emitter uitgangen

positieve logika:
$Y = \overline{A + B + C}$


$Y1 = Y2 = Y3$

Figuur 3/4.4-211.



Parameters bij 25°C

I_E	min typ max	38	mA	**Stroom uit voeding ($V_{EE} = -5,2$ V)**
I_{IL}	min typ max	—	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	425	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	—	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	—	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	—	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	—	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	150	mW/ package	**Dissipatie**
td	typ	1.7	ns	**Vertragingstijd**
fanout		6	50 Ohm-lijn(en)	
ZIN		50	kOhm pull-down weerstanden	




4.4 10k-serie ECL

3/4.5


NOR-poorten 74AC(T)11xx-serie

74AC11002, 74ACT11002


4 NOR-poorten
met elk 2 ingangen



Figuur 3/4.5-11002.



Logisch symbool.



Logisch schema (positieve logika).

INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

Waarheidstabel.

4.5 NOR-poorten 74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11002 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
C_I	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11002 MIN	MAX	UNIT
t_{PLH}	A or B	Y	3.3 ±0.3 V	1.5	7	8.6	1.5	9.9	ns
			5 ±0.5 V	1.5	4.5	6.1	1.5	6.9	
t_{PHL}			3.3 ±0.3 V	1.5	6	7.5	1.5	8.4	
			5 ±0.5 V	1.5	4	5.7	1.5	6.4	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11002 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA‡	5.5 V						
	I_{OH} = −75 mA‡	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA‡	5.5 V						
	I_{OL} = 75 mA‡	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
ΔI_{CC}§	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_I	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ±0.5 V


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11002 MIN	MAX	UNIT
t_{PLH}	A or B	Y	1.5	6.1	9.4	1.5	10.6	ns
t_{PHL}			1.5	5.3	7.8	1.5	8.7	

Kenmerken ACT-type.


4.5 NOR-poorten 74AC(T)11xx-serie

74AC11027, 74ACT11027


3 NOR-poorten met elk 3 ingangen



Figuur 3/4.5-11027.



Logisch symbool.



Logisch schema (positieve logika).

INPUTS			OUTPUT
A	B	C	Y
H	X	X	L
X	H	X	L
X	X	H	L
L	L	L	H

Waarheidstabel.

4.5 NOR-poorten 74AC(T)11xx-serie

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11027 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11027 MIN	MAX	UNIT
t_{PLH}	ANY	Y	3.3 V ± 0.3 V	1.5	6.3	9.8	1.5	10.9	ns
			5 V ± 0.5 V	1.5	4.3	6.8	1.5	7.7	
t_{PHL}			3.3 V ± 0.3 V	1.5	7.6	10.9	1.5	12	ns
			5 V ± 0.5 V	1.5	4.5	7.5	1.5	8.1	

Kenmerken AC-type.

electrical characteristics

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11027 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA‡	5.5 V					•	
	I_{OH} = −75 mA‡	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA‡	5.5 V						
	I_{OL} = 75 mA‡	5.5 V					1.65	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			4		40	μA
ΔI_{CC}§	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		3.5				pF

switching characteristics, V_{CC} = 5 V ± 0.5 V

PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11027 MIN	MAX	UNIT
t_{PLH}	Any	Y	1.5	5	9.2	1.5	10.1	ns
t_{PHL}			1.5	6	8.6	1.5	9.4	

Kenmerken ACT-type.

3/5

EXOR/EXNOR-poorten

Inhoud

3/5.1

Achtergrond-informatie

Exclusive-OR
De exclusive-OR-poort wordt ook wel de 'on-even, maar niet alle'-poort genoemd. Het (oude en nieuwe) logische symbool en de waarheidstabel zijn in figuur 3/5.1-1 te zien. Deze waarheidstabel blijkt overeen te komen met die van de OR-poort, behalve voor het geval dat beide ingangen '1' zijn; de EXOR-poort genereert dan een '0': de EXOR-poort wordt dus alleen vrijgegeven als een oneven aantal enen op de ingangen staan. De EXOR-poort is dus geschikt om een **oneven** aantal bits te checken. Volgens de waarheidstabel is de Boole vergelijking:

$$Y=A.\bar{B}+\bar{A}.B$$

Met behulp van twee AND-poorten, een OR-poort en twee inverters kan een schakeling worden samengesteld die aan deze Boole vergelijking voldoet (zie figuur 3/5.1-2). In dit schema is de werking van de EXOR-poort zeer duidelijk af te lezen.
De Boole vergelijking kan ook verkort worden geschreven als:

$$Y=A \oplus B$$


Het $\oplus$-symbool geeft de EXOR-functie in Boole algebra weer.
Ook exclusive-OR-poorten kunnen meer dan twee ingangen (variabelen) hebben, zoals figuur 3/5.1-3 laat zien. In de bijbehorende waarheidstabel zien we weer, dat de uitgang alleen '1' wordt bij een oneven aantal '1'-en op de ingangen.

In figuur 3/5.1-4 is een andere oplossing voor het samenstellen van een EXOR-poort te zien. De EXOR-poort wordt bijvoorbeeld toegepast in rekenkundige schakelingen, waar hij de basis vormt voor optelschakelingen, waar hij de basis vormt voor optelschakelingen (half-adders) en voor het adresseren van computer-printkaarten.

Exclusive-NOR
De exclusive-NOR-poort is, zoals ook in figuur 3/5.1-5 te zien is, een EXOR-poort met geïnverteerde uitgang. De Boole vergelijking wordt daardoor:

$$Y=\overline{A \oplus B}$$

Zoals de waarheidstabel laat zien, detecteert de EXNOR-poort een **even** aantal 1-bits.




logisch symbool EXOR-poort


ingangen		uitgang
B	A	Y
0	0	0
0	1	1
1	0	1
1	1	0

0 = lage spanning
1 = hoge spanning

Figuur 3/5.1-1




Figuur 3/5.1-2: Opbouw van een EXOR-poort.




ingangen			uitgang
C	B	A	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Figuur 3/5.1-3



Figuur 3/5.1-4: Alternatieve opbouw van een EXOR-poort.



ingangen		uitgang
B	A	Y
0	0	1
0	1	0
1	0	0
1	1	1

Figuur 3/5.1-5


3/5.2

EXOR/EXNOR-poorten 74xx-serie TTL

7486

4 EXOR-poorten met elk 2 ingangen


$Y = A \oplus B = \bar{A}B + A\bar{B}$



Figuur 3/5-86.

LOGICA	TTL	L	F	S	LS[1]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L	30	2.2 / 3.8	15 / 18	50	6.1		3.9	0.01[4]	80[4]	mA
Ios	–18 / –55	–3 / –15	4.0	–40 / –100	–20 / –100		–30 / –112			mA
Tplh[2]	15	37	4.2	7	12		3 / 17	110	12	ns
Tphl[2]	11	21	5.3	6.5	10		2 / 12	110	12	ns
Tplh[2]	18	25	4.7	7	20		3 / 17	110	12	ns
Tphl[3]	13	35		6.5	13		2 / 10	110	12	ns

[1] 74 LS 86 A [2] ⩾ 1 input low [3] ⩾ 1 input high [4] µA



inputs		output
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L


5.2 74xx-serie TTL

74135


4 EXOR/EXNOR-poorten met 2 ingangen en c-ingang voor omschakeling EXOR/EXNOR

$Y=(A \oplus B) \oplus C = A\bar{B}\bar{C}+\bar{A}B\bar{C}+\bar{A}\bar{B}C+ABC$

Figuur 3/5-135.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L				65						mA
Ios				–40 –100						mA
Tplh1)				8.5						ns
Tphl1)				11						ns
Tplh2)				8						ns
Tphl2)				9						ns
Tplh3)				10						ns
Tphl3)				6.5						ns
Tplh4)				8.5						ns
Tphl4)				7						ns



1) B or A=L, C=L 2) B or A=H, C=L 3) B or A=L, C=H 4) B or A=H, C=H

INPUTS			OUTPUT
A	B	C	Y
L	L	L	L
L	H	L	H
H	L	L	H
H	H	L	L
L	L	H	H
L	H	H	L
H	L	H	L
H	H	H	H


EXOR: C = "L"

EXNOR: C = "H"

5.2 74xx-serie TTL

74136


4 EXOR-poorten met elk 2 ingangen, open collector uitgang



$Y = A \oplus B = A\bar{B} + \bar{A}B$

Figuur 3/5-136.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc	30				6.1		3.9			mA
Ios										mA
Tplh[1]	12				18		20 50			ns
Tphl[1]	39				18		3 15			ns
Tplh[2]	14				18		20 50			ns
Tphl[2]	42				18		3 12			ns




[1] ≥1 input low [2] ≥ 1 input high

INPUTS		OUTPUT
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L

5.2 74xx-serie TTL

74266

4 EXNOR-poorten met elk 2 ingangen, open collector uitgang




$Y = \overline{A \oplus B} = AB + \overline{A}\overline{B}$

Figuur 3/5-266.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc					8				80[3]	mA
Ios										mA
Tplh[1)]					18				13	ns
Tphl[1)]					18				13	ns
Tplh[2)]					18				13	ns
Tphl[2)]					18				13	ns

1) ≥1 input low 2) ≥1 input high 3) μA




INPUTS		OUTPUT
A	B	Y
L	L	H
L	H	L
H	L	L
H	H	H

5.2 74xx serie TTL

74386


4 EXOR-poorten, met elk 2 ingangen

$Y = A \oplus B = A\overline{B} + \overline{A}B$



Figuur 3/5-386.

LOGICA	TTL	L	F	S	LS [1]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc					6.1				80[4]	mA
Ios					−20 −100					mA
Tplh					12				12	ns
Tphl[1]					10				12	ns
Tplh[2]					20				12	ns
Tphl[2]					13				12	ns




[1] 74 LS 386A [2] $\geqslant$ 1 input high [4] μA

INPUTS A	INPUTS B	OUTPUT
L	L	L
L	H	H
H	L	H
H	H	L

5.2 74xx serie TTL


74810

4 EXNOR-poorten met elk 2 ingangen



Figuur 3/5.2-810.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc							5			mA
Ios							−30 −112			mA
Tplh[1)]							5 20			ns
Tphl[1)]							3 14			ns
Tplh[2)]							5 18			ns
Tphl[2)]							3 14			ns




1) A of B → Y (andere ingang LAAG)
2) A of B → Y (andere ingang HOOG)

INPUTS		OUTPUT
A	B	Y
L	L	H
L	H	L
H	L	L
H	H	H


alternatieve symbolen

EXCLUSIVE-NOR




toepassings voorbeelden

LOGIC IDENTITY ELEMENT




The output is active (High) if all inputs stand at the same logic level (i.e., A = B).

EVEN-PARITY



The output is active (High) if an even number of inputs (i.e., 0 or 2) are active.

ODD-PARITY ELEMENT




The output is active (Low) if an odd number of inputs (i.e., only 1 of the 2) are active.

5.2 74xx serie TTL


74811

4 EXNOR-poorten met elk 2 ingangen (open-collector uitgangen)



Figuur 3/5.2-811.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc							5			mA
Iol							8			mA
Tplh[1)]							25 55			ns
Tphl[1)]							5 28			ns
Tplh[2)]							20 50			ns
Tphl[2)]							5 23			ns




[1)] A of B → Y (andere ingang LAAG)
[2)] A of B → Y (andere ingang HOOG)

INPUTS		OUTPUT
A	B	Y
L	L	H
L	H	L
H	L	L
H	H	H


alternatieve symbolen

EXCLUSIVE-NOR




toepassings voorbeelden

LOGIC IDENTITY ELEMENT




The output is active (high) if all inputs stand at the same logic level (i.e., A = B).

EVEN-PARITY



The output is active (high) if an even number of inputs (i.e., 0 or 2) are active.

ODD-PARITY ELEMENT




The output is active (low) if an odd number of inputs (i.e., only 1 of the 2) are active.

5.2 74xx serie TTL


747266

4 EXNOR-poorten met elk 2 ingangen



Figuur 3/5.2-7266.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc									20[1]	mA
Ios									4	mA
Tpd [2]									12	ns
T_t									8	ns



1) μA
2) A of B → Y


INPUTS		OUTPUT
A	B	Y
L	L	H
L	H	L
H	L	L
H	H	H

3/5.3

EXOR/EXNOR-poorten (1)4xxx-serie CMOS

(1)4030

4 EXOR-poorten met elk 2 ingangen




Figuur 3/5.3-30

positieve logica: $y = A \oplus B = \bar{A}B + A\bar{B}$

o.a. leverbaar: CD 4030B
HEF 4030B

inputs A	inputs B	output Y
L	L	L
H	L	H
L	H	H
H	H	L




5.3 (1)4xxx-serie CMOS

(1)4070


4 EXOR-poorten met elk 2 ingangen

Figuur 3/5.3-70



positieve logica: $y = A \oplus B = \bar{A}B + A\bar{B}$


o.a. leverbaar: MC 14070B
CD 4070B
HEF 4070B



inputs		output
A	B	Y
L	L	L
H	L	H
L	H	H
H	H	L

(1)4077

4 EXNOR-poorten met elk 2 ingangen



Figuur 3/5.3-77

positieve logica: $y = \overline{A \oplus B} = AB + \bar{A}\bar{B}$


o.a. leverbaar: MC 14077B
CD 4077B
HEF 4077B

inputs		output
A	**B**	**Y**
L	L	H
H	L	L
L	H	L
H	H	H

5.3 (1)4xxx-serie CMOS

(1)4507

4 EXOR-poorten met elk 2 ingangen




Figuur 3/5.3-507

positieve logica: $y = A \oplus B = \bar{A}B + A\bar{B}$

niet meer leverbaar: MC 14507A/C

inputs		output
A	B	Y
L	L	L
H	L	H
L	H	H
H	H	L




(1)4519

4 EXNOR-poorten met elk 2 ingangen/2 naar 1 multiplexer


o.a. leverbaar: MC 14519B
HEF 4519B

Figuur 3/5.3-519



inputs				output
S_A	S_B	A_n	B_n	O_n
L	L	X	X	L
H	L	A_n	X	A_n
L	H	X	B_n	B_n
H	H	L	L	H
H	H	H	L	L
H	H	L	H	L
H	H	H	H	H

H = HIGH state
L = LOW state
X = state is immaterial



5.3 (1)4xxx-serie CMOS

3/5.4


EXOR/EXNOR-poorten 10k-serie ECL

10107

3 EXOR/EXNOR-poorten met elk 2 ingangen (open-emitter uitgangen, grote fanout)


$Y = A \oplus B$
$X = \overline{A \oplus B}$

Figuur 3/5.4-107.




Parameters bij 25°C

I_E	min typ max	 28	mA	**Stroom uit voeding** **(V_{EE} = −5,2 V)**
I_{IL}	min typ max	0.5	μA	**Low level** **Ingangsstroom** **$V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 265	μA	**High level** **Ingangsstroom** **$V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level** **Uitgangsspanning** **$V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level** **Uitgangsspanning** **$V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level** **Uitgangsspanning** **$V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level** **Uitgangsspanning** **$V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	115	mW/ package	**Dissipatie**
td	typ typ	2.0 2.8	ns ns	**Vertragingstijd (ingangen 4,9,14)** **—„— (ingangen 5,7,15)**
fanout **ZIN**		6 50	**50 Ohm-lijn(en)** **kOhm pull-down weerstanden**	




5.4 10k-serie ECL



5.4 10k serie ECL

10113


4 EXOR-poorten met elk 2 ingangen, enable-ingang en open-emitter uitgangen



Figuur 3/5.4-113

Parameters bij 25°C

I_E	min typ max	 42	mA	Stroom uit voeding ($V_{EE} = -5{,}2$ V)
I_{IL}	min typ max	0.5	μA	Low level Ingangsstroom $V_{IN} = V_{ILmin}$
I_{IH} 1)	min typ max	 220/265	μA	High level Ingangsstroom $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	−18.5 −1.65	V	Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	−0.96 −0.81	V	High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	 −1.63	V	Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	−0.98	V	Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	165	mW/ package	Dissipatie
td	typ	2.5	ns	Vertragingstijd
fanout ZIN		4 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	




1) pin 6: 220 μA
pin 7: 265 μA

EN	IN 7	IN 6	OUT 3
L	L	L	L
L	L	H	H
L	H	L	H
L	H	H	L
H	Φ	Φ	L

Φ = Don't Care.

5.4 10k-serie ECL

logisch schema
(pos. logika)



3/6

Poorten met Schmitt-trigger ingangen

Inhoud


3/6.1

Achtergrond-informatie

TTL Schmitt-trigger

Inleiding


Indien aan snelle logische poorten signalen met lange stijg- en afvaltijden worden toegevoerd, is het mogelijk dat hierin verkeerde uitgangssignalen ontstaan (zie figuur 3/6.1-1)




Figuur 3/6.1-1: Reactie van een snelle poort op langzaam stijgende en dalende ingangssignalen.

Wanneer het ingangssignaal gedurende een tijd die minstens gelijk is aan de som van de poortvertragingstijden (t_{PHL} + t_{PLH}) in het lineaire gebied van de V_{in}-V_{uit} karakteristiek wordt gehouden, treedt er oscillatie op (figuur 3/6.1-2).
Als dit gebeurt gedraagt de poort zich als een lineaire versterker met een grote versterking, waarbij de diverse terugkoppelpaden zorgen voor instabiliteit en daardoor foute uitgangssignalen (figuur 3/6.1-3).

Problemen die optreden door langzaam stijgende ingangssignalen kunnen worden ver-




Figuur 3/6.2-1: Typische overdracht-karakteristieken van 54/74xx poorten.



Figuur 3/6.1-3: Een poort die zich als lineaire versterker gedraagt met mogelijke terugkoppelpaden.

holpen door een hysteresis in de V_{in}-V_{uit} karakteristiek aan te brengen door middel van een paar extra componenten (figuur 3/6.1-4). Door de positieve terugkoppeling van de Schmitt-trigger wordt de ingangstoestand direct over-


6.1 Achtergrond-informatie



Figuur 3/6.1-4: Een Schmitt-trigger, opgebouwd met losse onderdelen.

genomen, waardoor oscillatie wordt voorkomen. Een tweede voordeel van deze hysteresis is de verbeterde (toegenomen) ongevoeligheid voor stoorsignalen. Deze zogenaamde 'dc noise margin' wordt gedefinieerd als het verschil tussen de gegarandeerde uiterste logische spanningen van de aandrijvende poort en de spanningsbehoeften van de aangedreven schakeling. De V_{in}-V_{uit}-karakteristiek van de schakeling van figuur 3/6.1-4 vertoont echter variaties in de drempelspanning bij verschillende temperaturen, terwijl ook het gebruik van aparte componenten en het feit dat de schakeling een laag-impedante driver nodig heeft, nadelig kunnen zijn.

De SN54/7413 van Texas Instruments was het eerste monolithische IC met een complete, temperatuur-gecompenseerde Schmitt-trigger functie. De hysteresis van deze Schmitt-trigger bedraagt 800 mV (figuur 3/6.1-5). De logische niveaus aan de uitgang zijn identiek aan die van standaard TTL. Later volgden er meer, waaronder ook CMOS.




Figuur 3/6.1-5: V_{in}-V_{uit} karakteristiek van de 7413 met aangegeven hysteresis.

Toepassingen (standaard TTL)

Impulsvormer (pulse shaper)

Een van de meest directe toepassingen van de Schmitt-trigger is die van impulsvormer tussen langzame signalen en een snelle TTL-poort.

Het komt vaak voor dat beschikbare ingangssignalen niet TTL-compatibel zijn. Een datagolfvorm kan bijvoorbeeld stijg- en afvaltijden hebben die langer zijn dan 1 μs, terwijl die voor TTL hooguit 50 ns mogen zijn. Met de schakeling van figuur 3/6.1-6 kan TTL vanuit zo'n bron worden aangedreven.




Figuur 3/6.1-6: Aanpassing van ingangspulsen zodat deze geschikt worden voor TTL.


De maximaal toegelaten waarde van de bronweerstand R_S is afhankelijk van de maximale ingangsstroom wanneer de ingang op logisch

0 of onder de onderste drempelspanning staat. Om er zeker van te zijn dat de storingsongevoeligheid 1100 mV bedraagt, wordt de ingangsstroom gemeten bij V_{in} = 400 mV. De fabriek garandeert een maximale ingangsstroom I_{in} van 1,6 mA bij V_{in} = 0,4 V, zodat $R_{s(max)} = V_{in}/I_{in(max)} = 400/1{,}6 = 250$ ohm.

Impulsverlenger (pulse stretcher)
Bij de schakeling van figuur 3/6.1-7 wordt de inwendige 4 kohm basisweerstand van de multi-emitter ingangstransistor gebruikt als een van de tijdbepalende elementen. Er ontstaat een kleine vertraging tussen de opgaande flanken van de in- en uitgangspulsen doordat de condensator C zich via de verzadigingsweerstand van de uitgangstransistor in de 7401 moet ontladen. Voor hoge herhalingssnelheden en grote waarden van de condensator C moet de gemiddelde dissipatie in de uitgangstrap van de 7401 worden beperkt tot 60 mW of 35 mA piekstroom of 16 mA continue stroom door een weerstand op te nemen tussen de uitgang en de condensator C. De golfvormen voor deze schakeling zien er uit zoals in figuur 3/6.1-8.



Figuur 3/6.1-7: Toepassing van de 7413 als impulsverlenger. De interne 4 kohm weerstand is een van de tijdbepalende elementen.



Figuur 3/6.1-8: Bij de impulsverlenger optredende golfvormen.

Sinus-naar-blokgolf omzetting
De sinus-naar-blokgolf conversie is een van de eenvoudigste toepassingen van de Schmitt-trigger (figuur 3/6.1-9). Door middel van de weerstandsdeler R2 en R3 wordt de Schmitt-trigger midden tussen de beide drempelspanningsniveaus ingesteld.
Hierdoor ontstaat een aan/uit-verhouding van 50% bij sinusvormige ingangssignalen.
De weerstanden R2 en R3 worden als volgt berekend:
De spanning op de multi-emitter ingang bedraagt:
$V_1 = (I_1 + I_2)\,R3 = (V_{T1} + V_{T2})/2$
waarin V_{T1} en V_{T2} de hoogste en laagste Schmitt-trigger drempelspanningen zijn. Bovendien is

$$V_1 = [(V_{CC} - V_1)/R2 + (V_{CC} - V_1 - V_{BE})/R1]\,R3$$

zodat


$$R3 = V_1/[(V_{CC} - V_1)/R2 + (V_{CC} - V_1 - V_{BE})/R1] \quad (1)$$

en

$$R2 = \frac{(V_{CC} - V_1)R3R1}{[R1V_1 - R3(V_{CC} - V_{BE} - V_1)]} \quad (2)$$

Typische waarden voor de variabelen in de vergelijkingen (1) en (2) zijn: V_{T1} = 1,7V, V_{T2} = 0,9 V, Vcc = 5,0 V, R1 = 4,0 kohm en V_{BE}= 0,75 V.

6.1 Achtergrond-informatie




Figuur 3/6.1-9: Sinus-naar-blokgolf omzetting m.b.v. een Schmitt-trigger.

Wanneer nu R3 = 470 ohm wordt genomen, volgt uit vergelijking (2) dat R2 = 1,83 kohm.
Als R2 = ∞ dan kan worden berekend dat R3 = 1,8 kohm (het IC werkt dan 'self biased').
De schakeling van figuur 3/6.1-9 kan voor sinusvormige signalen tot 8 MHz worden gebruikt. De waarde van condensator C moet zodanig zijn dat de reactantie hiervan bij de werkfrequentie veel kleiner is dan R2R3/(R2+R3).


R-C multivibrator

De schakeling van figuur 3/6.1-10 vormt de basis van een zeer bruikbare klokfrequentiebron. De schakeling is zelfstartend en door de waarde van condensator C te wijzigen is een frequentiebereik van 8 decaden mogelijk. De schakeling werkt als volgt: In het begin is de condensator C ontladen en de uitgang van de Schmitt-trigger staat op logisch 1. Dan wordt C via de weerstand R opgeladen in de richting van (V_{CC}-V_{BE}-V_F) totdat de bovenste drempelspanning wordt bereikt. De uitgang verandert dan naar logisch 0 en de condensator C wordt tot de onderste drempelspanning via de weerstand R ontladen, waarna de cyclus zich herhaalt.
De grootste en kleinste waarden van de weerstand R worden bepaald door de spanningsval erover. Voor een fan-out van 2 over het




Figuur 3/6.1-10: Een RC-multivibrator. Deze schakeling wordt vaak gebruikt als oscillator voor (een groot bereik van) klokpulsen.

gehele temperatuurgebied moet weerstand R 390 ohm zijn. In figuur 3/6.1-11 is de puls-herhalingsfrequentie uitgezet tegen de waarde van condensator C. In figuur 3/6.1-12 zijn de hierbij optredende golfvormen te zien.
De aan/uit-verhouding is geen 50% omdat de interne 4 kohm weerstand aan de basis van de multi-emitter transistor als stroombron werkt. Indien de aan/uit-verhouding wel 50% moet zijn, kan de schakeling worden aange-




Figuur 3/6.1-11: Mogelijke puls-herhalingsfrequenties als functie van de condensator C.

6.1 Achtergrond-informatie



Figuur 3/6.1-12: Bij de RC-multivibrator optredende golfvormen.




Figuur 3/6.1-13: Aangepaste RC-multivibrator voor symmetrisch uitgangssignaal (50% aan/uit-verhouding).

past zoals figuur 3/6.1-13 laat zien. Voor een 50% 'duty-cycle' bij R2 = 390 ohm moet R1 ongeveer = 120 ohm zijn.


Bestuurde oscillator (gated oscillator)

De schakelingen van de figuren 3/6.1-10 en 13 kunnen door toevoeging van een open-collector NAND-poort geschikt gemaakt worden voor externe besturing (zie figuur 3/6.1-14). De extra terugkoppeling van de uitgang van de Schmitt-trigger naar de ingang van de 7401 voorkomt dat het stuursignaal aktief wordt voordat de uitgang van de 7413 logisch 1 is.



Figuur 3/6.1-14: De RC-multivibrator als bestuurde oscillator.


Op deze wijze maakt de oscillator de cycli altijd helemaal af.
Daar de condensator C vanaf aardpotentiaal naar de bovenste drempelspanning moet worden opgeladen voordat de uitgang om gaat, ontstaat een vertraging tussen de positiefgaande flank van de startpuls en het begin van de uitgangspuls-trein. In figuur 3/6.1-15 is deze vertraging uitgezet tegen de waarde van de condensator C bij R = 390 ohm.




Figuur 3/6.1-15: Het verband tussen de starttijd en condensator C.

Flankdetector (edge detector)

Een zeer bruikbare schakeling is de flankdetector of puls-differentiator. De 7413 kan deze functie uitvoeren met een minimum aan externe onderdelen, zoals in figuur 3/6.1-16 te zien is. Wordt deze schakeling uitgevoerd met een gewone TTL-poort in plaats van een Schmitt-trigger, dan is hij storingsgevoelig en instabiel. De bijbehorende golfvormen zijn te zien in figuur 3/6.1-17, terwijl het bereik van mogelijke pulsbreedten in figuur 3/6.1-18 wordt duidelijk gemaakt. Figuur 3/6.1-19 toont een variant die werkt op overgangen van logisch 1 naar 0. Deze schakeling heeft een geringere storingsongevoeligheid. De ingang van de Schmitt-trigger wordt in de rusttoestand door weerstand R op de hoogste drempelspanning gehouden. De ingangsstroom bij de drempelspanning (1,7 V) bedraagt cirka -0,65 mA, zodat een minimale weerstandswaarde van 2,6 kohm nodig is.




Figuur 3/6.1-16: Een flankdetector of puls-differentiator.




Figuur 3/6.1-17: Golfvormen zoals die optreden bij de flankdetector.

Laag-doorlatend RC-filter

Dikwijls is het filter zoals dat in figuur 3/6.1-20 aan de ingang van de Schmitt-trigger is opgenomen, voldoende om ruis op het ingangssignaal te elimineren. Om de storingsongevoeligheid te behouden, mag de maximale waarde van weerstand R niet te groot worden (zie




Figuur 3/6.1-18: De pulsbreedte als functie van condensator C.



Figuur 3/6.1-19: Een eenvoudige flankdetector.

'impulsvormer'). Bij een bepaalde 3 dB-afsnijfrequentie f_0 van het filter is de waarde van condensator C hiervan afhankelijk, aangezien: $C = \frac{1}{2}\pi R f_0$.
De verzwakking boven de afsnijfrequentie neemt 6 dB/octaaf toe. Voor sneller toenemende verzwakking en kortere reactietijden komen meerpolige Chebyshev-filters in aanmerking. Daar de ingang van de Schmitt-trigger altijd positief is ten opzichte van massa, mag voor C een elektrolytische condensator worden gebruikt.




Figuur 3/6.1-20: Een eenvoudige laagdoorlatend RC-filter.

3/6.2

Schmitt-trigger's 74xx-serie TTL en HC

7413


2 NAND-poorten met elk 4 Schmitt-trigger ingangen



Figuur 3/6.2-13

Positieve logika: $Y = \overline{ABCD}$

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	14 20		4.5 7.0		2.9 4.1					mA
Ios	−18 −55		−60 −150		−20 −100					mA
Tplh	18		5.5		15					ns
Tphl	15		11.0		18					ns




74xxx-serie TTL en HC

7414


6 inverters met Schmitt-trigger ingangen

Positieve logika: $Y = \overline{A}$



Figuur 3/6.2-14.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L	22 / 39		13 / 23		8.6 / 12			20[1]	20[1]	mA
Ios	−18 / −55		−60 / −150		−20 / −100					mA
Tplh	18		4.6		15			220	12	ns
Tphl	15		5.5		15			220	12	ns




1) μA

7418


2 NAND-poorten met elk 4 Schmitt-trigger ingangen, totem-pole uitgang

Positieve logika: $Y = \overline{ABCD}$



Figuur 3/6.2-18.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L					3.3 / 5.7					mA
Ios					−20 / −100					mA
Tplh					13					ns
Tphl					33					ns



74xxx-serie TTL en HC

7419


6 inverters met Schmitt-trigger ingangen, totem-pole uitgang



Figuur 3/6.2-19.


Positieve logika: $Y = \overline{A}$

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L					9.9 / 17					mA
Ios					−20 / −100					mA
Tplh					13					ns
Tphl					18					ns



7424


4 NAND-poorten met elk 2 Schmitt-trigger ingangen, totem-pole uitgang



Figuur 3/6.2-24.

Positieve logika: $Y = \overline{AB}$

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L					6.6 / 11					mA
Ios					−20 / −100					mA
Tplh					13					ns
Tphl					21					ns




74xxx-serie TTL en HC

74132


4 NAND-poorten met elk 2 Schmitt-trigger ingangen

Positieve logika: $Y = \overline{AB}$



Figuur 3/6-132.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	15 26		8.5 13.0	28 44	5.9 8.2				20[1)]	mA
Ios	−18 −55		−60 −150	−40 −100	−20 −100					mA
Tplh	15		5.5	7	15				13	ns
Tphl	15		7.0	8.5	15				13	ns




[1)] μA

74xxx-serie TTL en HC


747001

4 AND-poorten met elk 2 Schmitt-trigger ingangen



Figuur 3/6.2-7001.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc									20[1]	mA
Ios									4	mA
Tpd [2]									13	ns
T_t									8	ns



[1] μA
[2] A of B → Y

INPUTS		OUTPUT
A	B	Y
H	H	H
L	X	L
X	L	L

opbouw per poort




74xxx-serie TTL en HC

747002


4 NOR-poorten met elk 2 Schmitt-trigger ingangen

positieve logika: $Y = \overline{A + B}$



Figuur 3/6.2-7002.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc									20[1]	**mA**
Ios									4	**mA**
Tpd [2]									13	**ns**
T_t									8	**ns**




1) μA
2) A of B → Y

INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

opbouw per poort

logic diagram, each gate (positive logic)




74xxx-serie TTL en HC

747003


4 NAND-poorten met elk 2 Schmitt-trigger ingangen, open-collector uitgangen*)

positieve logika: $Y = \overline{AB}$



Figuur 3/6.2-7003.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc									20[1]	mA
Ios									4	mA
Tpd [2]									13	ns
T_t									8	ns




1) μA
2) A of B → Y

*) bij HC: open-drain

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H

opbouw per poort


logic diagram, each gate (positive logic)



74xxx-serie TTL en HC

747032


4 OR-poorten met elk 2 Schmitt-trigger ingangen



positieve logika: Y = A + B

Figuur 3/6.2-7032.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc									40 1)	mA
Ios									4	mA
Tpd 2)									13	ns
T_r									8	ns




1) μA
2) A of B → Y

INPUTS A	INPUTS B	OUTPUT Y
H	X	H
X	H	H
L	L	L

opbouw per poort

logic diagram, each gate (positive logic)




3/6.3

Schmitt-trigger's (1)4xxx-serie CMOS

(1)4093


4 NAND-poorten met elk 2 Schmitt-trigger ingangen





Figuur 3/6.3-93

positieve logica: $y = \overline{AB}$

o.a. leverbaar: MC 14093B
CD 4093B
HEF 4093B







D.C. CHARACTERISTICS


$V_{SS} = 0$ V; $T_{amb} = 25$ °C

	V_{DD} V	symbol	min.	typ.	max.	
Hysteresis voltage	5 10 15	V_H	0,4 0,6 0,7	0,7 1,0 1,3		V V V
Switching levels positive-going input voltage	5 10 15	V_{IH}		2,9 5,2 7,3	3,5 7 11	V V V
negative-going input voltage	5 10 15	V_{IL}	1,5 3 4	2,2 4,2 6,0		V V V

6.3 (1)4xxx-serie CMOS

(1)40106


6 inverters met Schmitt-trigger ingangen



Figuur 3/6.3-106

positieve logica: y = Ā


o.a. leverbaar: MC 14106B
CD 40106B
HEF 40106B




(1)4583


2 Schmitt-triggers met instelbare trigger-niveaus (niet-inverterende –, inverterende 3-state – en Exclusive OR uitgangen).

Figuur 3/6.3-583




leverbaar: MC 14583A/B





instelling trigger-drempel




instelling hysteresis

		V_{DD}	min	typ	max	
pos. drempelspanning		5	–	3.3	–	
(R1 = R2 = 5 kΩ)	V_{T+}	10	–	5.7	–	Vdc
		15	–	8.2	–	
neg. drempelspanning		5	–	1.7	–	
(R1 = R2 = 5 kΩ)	V_{T-}	10	–	4.3	–	Vdc
		15	–	6.8	–	
hysteresis spanning		5	0.85	1.7	3.4	
(R1 = R2 = 5 kΩ)	V_H	10	0.7	1.4	2.8	Vdc
		15	0.7	1.4	2.8	

TRUTH TABLE

INPUTS			OUTPUTS				
A	B	$\overline{Dis}$	A_{out}	$\bar{A}_{out}$	B_{out}	$\bar{B}_{out}$	⊕
0	0	0	0	R	0	R	0
0	0	1	0	1	0	1	0
0	1	0	0	R	1	R	1
0	1	1	0	1	1	0	1
1	0	0	1	R	0	R	1
1	0	1	1	0	0	1	1
1	1	0	1	R	1	R	0
1	1	1	1	0	1	0	0


R = High resistance at output



6.3 (1)4xxx-serie CMOS

(1)4584


6 inverters met Schmitt-trigger ingangen



Figuur 3/6.3-584

positieve logica: $y = \bar{A}$

leverbaar: MC 14584B



3/7

Complexe poort-schakelingen

Inhoud


3/7.4 Complexe poort-schakelingen 10k-serie ECL

(aanvulling 17)

3/7.1

Achtergrond-informatie


De in dit hoofdstuk behandelde poorten zijn òf verschillende soorten poorten in één behuizing (ook multifunctie poorten) òf uitbreidbare poortschakelingen en uitbreiders (expanders).
Het opnemen van verschillende functies in één IC geeft de ontwerper wat meer mogelijkheden om de gewenste schakeling samen te stellen uit zo weinig mogelijk IC's. Zijn de functies programmeerbaar dan kan hiermee een zeer flexibel apparaat worden gebouwd.
De meeste complexe poorten zijn van het AND-OR-INVERT type (figuur 3/7.1-1) die vooral worden gebruikt voor selectie-doeleinden. In figuur 3/7.1-2 wordt bijvoorbeeld een 7450 toegepast als klok-selector. Is de select-ingang HOOG dan is CLK1 met de uitgang verbonden; is select LAAG dan verschijnt CLK2 op de uitgang (in beide gevallen geïnverteerd).
Moet het aantal schakelmogelijkheden groter zijn, dan kan het voorkomen dat er niet genoeg ingangspoorten ter beschikking staan. In dat geval kunnen uitbreidbare (expandable) poorten samen met uitbreiders (expanders) worden gebruikt. In figuur 3/7.1-3a en b zijn respectievelijk een 74H60



$Y = \overline{AB + CD}$

Figuur 3/7.1-1: Een AND-OR-INVERT poort.


7.1 Achtergrond-informatie




select	uit
HOOG	$\overline{\text{CLK 1}}$
LAAG	$\overline{\text{CLK 2}}$

Figuur 3/7.1-2: Een AND-OR-INVERT poort, toegepast als klokselector.

expander en een 74H55 uitbreidbare AND-OR-INVERT poort te zien. Worden nu 1 X en 1$\overline{X}$ van de 74H60 op X en $\overline{X}$ van de 74H55 aangesloten, dan ontstaat een 3-wide AND-OR-INVERT poort (figuur 3/7.1-4). In de figuren 3/7.1-5a en b is op *transistor-niveau* te zien hoe deze uitbreidingsmogelijkheid in de inwendige schakeling is opgenomen.
Het is niet altijd nodig zowel X als X te gebruiken. De 74H61 expander heeft bijvoorbeeld alleen een X-uitgang voor de aansluiting op de 74H52 AND-OR poort.




Figuur 3/7.1-3: a) een 74H60 expander;
b) een 74H55 AND-OR-INVERT poort.



Figuur 3/7.1-4: Een 3-wide AND-OR-INVERT poort, samengesteld uit een 74H55 en een 74H60.

7.1 Achtergrond-informatie



Figuur 3/7.1-5: a) het inwendige van een 74H60;
b) idem van een 74H55.

7.1 Achtergrond-informatie

3/7.2

74xx-serie TTL en HC


7423

2 uitbreidbare NOR-poorten met elk 4 ingangen (met strobe)

positieve logica: $1Y = \overline{1G(1A+1B+1C+1D)+X}$


$2Y = \overline{2G(2A+2B+2C+2D)}$

x = uitgang van 7460



Figuur 3/7.2-23.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	8 10									mA
Ios	−20 −55									mA
Tplh	13									ns
Tphl	8									ns




7.2 74xx-serie TTL en HC

7450

2 AND-OR-INVERT poorten
2-wide 2-input
(één poort uitbreidbaar)


positieve logica: $Y = \overline{1AB + CD + X}$

X = uitgang van 7460



Figuur 3/7.2-50.

LOGICA	TTL	H	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	4 7.4	8.2 15.2								mA
Ios	−18 −55	−40 −100								mA
Tplh	13	11								ns
Tphl	8	7.4								ns



logisch symbool


7.2 74xx-serie TTL en HC

7451


2 AND-OR-INVERT poorten (51 en S51: 2× 2-wide 2-input LS 51: 2-wide 3-input + 2-wide 2-input)

positieve logica: $Y = \overline{AB + CD}$

Figuur 3/7.2-51.



n.u. = geen externe verbinding maken!




LOGICA	TTL	L	H	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	4 7.4	0.4 0.65	8.2 15.2	8.2 13.6	0.8 1.4				20[1]	mA
Ios	−18 −55	−3 −15	−40 −100	−40 −100	−20 −100				4	mA
Tplh	13	50	11	3.5	12				15	ns
Tphl	8	35	7.4	3.5	12.5				15	ns


[1] μA

positieve logica: $1Y = \overline{(1A \cdot 1B \cdot 1C) + (1D \cdot 1E \cdot 1F)}$

$2Y = \overline{(2A \cdot 2B) + (2C \cdot 2D)}$

Figuur 3/7.2-LS51.






7.2 74xx-serie TTL en HC

7452


uitbreidbare AND-OR-poort met 2-2-2-3 ingangen

positieve logica: Y = AB + CDE + FG + HI + X
X = uitgang van 74H61

Figuur 3/7.2-52.



LOGICA	TTL	H	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L		20 15.2								mA
Ios		−40 −100								mA
Tplh		14.8								ns
Tphl		9.8								ns




7.2 74xx-serie TTL en HC

7453


uitbreidbare 4-wide AND-OR-INVERT poort

positieve logica: $Y = \overline{AB + CD + EF + GH + X}$
$X =$ uitgang van 7460




Figuur 3/7.2-53.


LOGICA	TTL	H	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	4 5.1	7.1 9.4								mA
Ios	−18 −55	−40 −100								mA
Tplh	15	11.4								ns
Tphl	10	7.4								ns



positieve logica: $Y = \overline{AB + CD + EFG + HI + X}$
$X =$ uitgang van 74H60 of 74H62




Figuur 3/7.2-H53.



7.2 74xx-serie TTL en HC

7454


4-wide AND-OR-INVERT poort




Figuur 3/7.2-54.

positieve logica: $Y = \overline{AB + CD + EF + GH}$
n.c. = geen interne verbinding
n.u. = geen externe verbinding maken!


LOGICA	TTL	L	H	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	4 5.1	0.8 0.99	7.1 9.4		0.8 1.0					mA
Ios	−18 −55	−3 −15	−40 −100		−20 −100					mA
Tplh	13	50	11.4		12					ns
Tphl	8	35	7.4		12.5					ns






positieve logica: $Y = \overline{AB + CD + EFG + HI}$

Figuur 3/7.2-H54.




7.2 74xx-serie TTL en HC

positieve logica: $Y = \overline{AB + CDE + FGH + IJ}$



Figuur 3/7.2-LS54.




7.2 74xx-serie TTL en HC

7455


2-wide 4-input AND-OR-INVERT poort (74H55: uitbreidbaar)

positieve logica: $Y = \overline{ABCD + EFGH + X}$
X = uitgang van 74H60 of 74H62




Figuur 3/7.2-H55.


LOGICA	TTL	L	F	H	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L		0.4 0.65		4.5 7.5	0.4 0.7					mA
Ios		−3 −15		−40 −100	−20 −100					mA
Tplh		50		11.4	12					ns
Tphl		35		7.7	12.5					ns



positieve logica: $Y = \overline{ABCD + EFGH}$



Figuur 3/7.2-LS55.




7.2 74xx-serie TTL en HC

7460


2 expanders met elk 4 ingangen (voor uitbreiding van 7450, 7453 of 7455)

'60 positieve logica: X = ABCD indien verbonden met de X en $\overline{X}$ ingangen van 7423, 7450 of 7453
'H60 positieve logica: X = ABCD indien verbonden met de X en $\overline{X}$ ingangen van 74H50, 74H53 of 74H55



Figuur 3/7.2-60.


LOGICA	TTL	L	H	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc ON / OFF	1.2 / 2		1.9 / 3							mA
I_X (on)	-0.43		−0.6							mA
$I_{\overline{X}}$ (off)	270		570							μA
Tplh	15									ns
Tphl	10									ns
$C_{\overline{X}}$			5.4							pF



7461


3 expanders met elk 3 ingangen (voor uitbreiding van 7452)

positieve logica: X = ABC indien verbonden met de X ingang van 74H52



Figuur 3/7.2-61.

LOGICA	TTL	L	H	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc ON / OFF			11 / 5							mA
I_x (off)			50							μA
C_x			1.3							pF




7.2 74xx-serie TTL en HC

7462


expander met 3-2-2-3 ingangen (voor uitbreiding van 74H50, 74H53 of 74H55)

positieve logica: $X = AB + CDE + FGH + IJ$
indien verbonden met de X en $\overline{X}$
ingangen van 74H50, 74H53 of 74H55

Figuur 3/7.2-62.



LOGICA	TTL	H	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc ON / OFF			3.8 / 6							mA
I_X (on)			−0.6							mA
$I_{\overline{X}}$ (off)			570							μA
C_X			1.3							pF




7464


AND-OR-INVERT poort met 4-2-3-2 ingangen (totempaal-uitgang)

positieve logica: $Y = \overline{ABCD + EF + GHI + JK}$

Figuur 3/7.2-64.




LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L			1.9 / 3.1	7 / 8.5						mA
Ios			−60 / −150	−40 / −100						mA
Tplh			4.6	3.5						ns
Tphl			3.2	3.5						ns



7.2 74xx-serie TTL en HC

7465


AND-OR-INVERT poort met 4-2-3-2 ingangen (open-collector uitgang)



Figuur 3/7.2-65.

positieve logica: $Y = \overline{ABCD + EF + GHI + JK}$


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L				6 8.5						mA
Vol[1]				0.5						V
Tplh				5						ns
Tphl				5.5						ns



[1] low-level output voltage at 20 mA


747006

6 multifunctie schakelingen (NAND, NOR, INVERT)



Figuur 3/7.2-7006.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc									20[1]	mA
Ios									4	mA



[1] µA

7.2 74xx-serie TTL en HC

4-INPUT NAND GATE




FUNCTION TABLE

INPUTS				OUTPUT
A	B	C	D	Y
H	H	H	H	L
L	X	X	X	H
X	L	X	X	H
X	X	L	X	H
X	X	X	L	H

positive logic: $Y = \overline{A \cdot B \cdot C \cdot D}$ or
$Y = \overline{A} + \overline{B} + \overline{C} + \overline{D}$

3-INPUT NAND GATE




FUNCTION TABLE

INPUTS			OUTPUT
A	B	C	Y
H	H	H	L
L	X	X	H
X	L	X	H
X	X	L	H

positive logic: $Y = \overline{A \cdot B \cdot C}$ or
$Y = \overline{A} + \overline{B} + \overline{C}$

INVERTERS




FUNCTION TABLE
(EACH INVERTER)

INPUT	OUTPUT
A	Y
H	L
L	H

positive logic: $Y = \overline{A}$

3-INPUT NOR GATE




FUNCTION TABLE

INPUTS			OUTPUT
A	B	C	Y
H	X	X	L
X	H	X	L
X	X	H	L
L	L	L	H

positive logic: $Y = \overline{A + B + C}$ or
$Y = \overline{A} \cdot \overline{B} \cdot \overline{C}$

4-INPUT NOR GATE



FUNCTION TABLE

INPUTS				OUTPUT
A	B	C	D	Y
H	X	X	X	L
X	H	X	X	L
X	X	H	X	L
X	X	X	H	L
L	L	L	L	H

positive logic: $Y = \overline{A + B + C + D}$ or
$Y = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \overline{D}$


3/7.3

(1)4xxx-serie CMOS

(1) 4019

4 AND/OR Select-poorten met elk 2 ingangen


(4-voudige multiplexer)



Figuur 3/7.3-19.

select		inputs		output
S_A	S_B	A_n	B_n	O_n
L	L	X	X	L
H	L	L	X	L
H	L	H	X	H
L	H	X	L	L
L	H	X	H	H
H	H	H	X	H
H	H	X	H	H
H	H	L	L	L

H = hoog niveau
L = laag niveau
X = onbepaald




o.a. leverbaar: CD 4019 A/B
MN 4019 B/BS
HEF 4019 B

7.3 (1) 4xxx-serie CMOS


(1) 4037

3 AND/OR bi-fase paren


(uitgangsniveau d.m.v. V_{CC} instelbaar tussen 3V en V_{DD})



Figuur 3/7.3-37.



logische opbouw




input		output	
A	B	D	E
0	0	1	1
1	0	C	$\overline{C}$
0	1	$\overline{C}$	C
1	1	0	0

waarheidstabel

alleen leverbaar: CD 4037 A

Dit JC kan bijvoorbeeld worden toegepast voor het coderen en decoderen van split-phase (bi-fase) communicatiesystemen, magnetische opname en magnetische kerngeheugen systemen:




Coding and decoding waveforms.

7.3 (1) 4xxx-serie CMOS


(1) 4048

multi-functie uitbreidbare poort met 8 ingangen en 3-state uitgang

(met 3 besturingsingangen - K_a, K_b en K_c - kunnen 8 verschillende logische functies worden gekozen: OR, NOR, AND, NAND, OR/AND, OR/NAND, AND/OR en AND/NOR).



Figuur 3/7.3-48.




leverbaar: CD 4048 A/B
logisch symbool

7.3 (1) 4xxx-serie CMOS


OUTPUT FUNCTION	BOOLEAN EXPRESSION	K_a	K_b	K_c	UNUSED INPUT*
NOR	$J=\overline{A+B+C+D+E+F+G+H}$	0	0	0	V_{SS}
OR	$J=A+B+C+D+E+F+G+H$	0	0	1	V_{SS}
OR/AND	$J=(A+B+C+D)\cdot(E+F+G+H)$	0	1	0	V_{SS}
OR/NAND	$J=\overline{(A+B+C+D)\cdot(E+F+G+H)}$	0	1	1	V_{SS}
AND	$J=ABCDEFGH$	1	0	0	V_{DD}
NAND	$J=\overline{ABCDEFGH}$	1	0	1	V_{DD}
AND/NOR	$J=\overline{ABCD+EFGH}$	1	1	0	V_{DD}
AND/OR	$J=ABCD+EFGH$	1	1	1	V_{DD}
$K_d=1$ Normal Inverter Action					
$K_d=0$ High Impedance Output					

EXPAND Input=0

waarheidstabel 1



8 mogelijke functies (waarheidstabel 1)




logische opbouw

IMPLEMENTATION OF EXPAND INPUT FOR 9 OR MORE INPUTS

OUTPUT FUNCTION	FUNCTION NEEDED AT EXPAND INPUT	OUTPUT BOOLEAN EXPRESSION
NOR	OR	$J=\overline{(A+B+C+D+E+F+G+H)+(EXP)}$
OR	OR	$J=(A+B+C+D+E+F+G+H)+(EXP)$
AND	NAND	$J=(ABCDEFGH)\cdot(\overline{EXP})$
NAND	NAND	$J=\overline{(ABCDEFGH)\cdot(\overline{EXP})}$
OR/AND	NOR	$J=(A+B+C+D)\cdot(E+F+G+H)\cdot(\overline{EXP})$
OR/NAND	NOR	$J=\overline{(A+B+C+D)\cdot(E+F+G+H)\cdot(\overline{EXP})}$
AND/NOR	AND	$J=\overline{(ABCD)+(EFGH)+(EXP)}$
AND/OR	AND	$J=(ABCD)+(EFGH)+(EXP)$

Note: (EXP) designates the EXPAND function (i.e., $X_1+X_2+\ldots X_N$).

(vergelijk met waarheidstabel 1)




Mogelijk gebruik van de uitbreidingsingang EXP

7.3 (1) 4xxx-serie CMOS


(1) 4085

2 'two-wide' AND-OR-invert-poorten met expander/inhibit ingang

positieve logica: $Y = \overline{AB + CD + E}$



Figuur 3/7.3-85.




o.a. leverbaar: CD 4085 B
TC 4085 B
HEF 4085 B

logisch symbool

7.3 (1) 4xxx-serie CMOS


(1) 4086

'Four-wide' AND-OR-invert-poort met 2 expander/inhibit ingangen



Figuur 3/7.3-86.

positieve logica: $Y = \overline{AB + CD + EF + GH + X + \overline{X}}$



o.a. leverbaar: CD 4086 B
TC 4086 B
HEF 4086 B


logisch symbool

7.3 (1) 4xxx-serie CMOS

(1) 4501

drievoudige poort:

* 2 NAND-poorten met elk 4 ingangen en
* NOR/OR-poort met 2 ingangen, of
* AND/NAND-poort met 8 ingangen




Figuur 3/7.3-501.

positieve logica: $1Y = \overline{ABCD}$ $2Y = \overline{EFGH}$

$X = \overline{P+Q}$ $\overline{X} = P+Q$

met 10 en 13 extern doorverbonden:

$X = ABCDEFGH$ $\overline{X} = \overline{ABCDEFGH}$



o.a. leverbaar: MC 14501 A/C
HD 14501 UB
μPD 4501 B


logisch symbool

7.3 (1) 4xxx-serie CMOS

(1) 4506

2 'two-wide' uitbreidbare AND-OR-invert-poorten met inhibit-ingang en 3-state uitgangen


positieve logica: $Y = \overline{AB + CD + \overline{E} + I}$



Figuur 3/7.3-506.

					I	G	
A	B	C	D	E	INHIBIT	DISABLE	Z
0	0	0	0	1	0	0	1
0	X	0	X	1	0	0	1
0	X	X	0	1	0	0	1
X	0	0	X	1	0	0	1
X	0	X	0	1	0	0	1
1	1	X	X	X	X	0	0
X	X	1	1	X	X	0	0
X	X	X	X	0	X	0	0
X	X	X	X	X	1	0	0
X	X	X	X	X	X	1	High Impedance

X = Don't Care



leverbaar: MC 14506 A/C


7.3 (1) 4xxx-serie CMOS


(1) 4519

drievoudige poort

* 4-bit AND/OR-selector, of
* 4 2-naar-1 multiplexers, of
* 4 EXNOR-poorten

Figuur 3/7.3-519.






logisch schema

CONTROL INPUTS		OUTPUT
A	B	Z_n
0	0	0
0	1	Y_n
1	0	X_n
1	1	$X_n \circledcirc Y_n$

Note:
$X_n \circledcirc Y_n$ means X_n (Exclusive-NOR) Y_n

waarheidstabel




o.a. leverbaar: MC 14519 B
HEF 4519 B
μPD 4519 B

logisch symbool


7.3 (1) 4xxx-serie CMOS

(1) 4530

2 meerderheids logische poorten met elk 5 ingangen




Figuur 3/7.3-530.



TRUTH TABLE

M5	W	Z
0	0	1
0	1	0
1	0	0
1	1	1




o.a. leverbaar: MC 14530 B
HD 14530 B
μPD 4530 B

logisch symbool


7.3 (1) 4xxx-serie CMOS

Toepassingen




x	y	Q_{n+1}
0	0	0
0	1	Q
1	0	Q
1	1	1

coïncidentie flip-flop:
een flip-flop die alleen omgaat als beide ingangen toestemming geven



x	y	Q_{n+1}
0	0	1
0	1	2τ
1	0	2τ
1	1	0

a stabiele multivibrator:
een flip-flop met 3 uitgangs-condities, waarvan de derde oscilleert tussen '1' en '0'.
De oscillatieperiode = tweemaal de vertraging van de poort en het terugkoppel-element.




x	y	z	Q_{n+1}
0	0	0	0
0	0	1	Q_n
0	1	0	Q_n
0	1	1	Q_n
1	0	0	Q_n
1	0	1	Q_n
1	1	0	Q_n
1	1	1	1


coïncidentie flip-flop:
Deze flip-flop gaat alleen om als uitsluitend '1'en of '0'en worden toegevoerd.
Deze configuratie is bijvoorbeeld nuttig bij op/neer-tellers, die van een minimum naar een maximum en weer terug moeten tellen.

7.3 (1) 4xxx-serie CMOS


principiële combinaties:




normale meerderheidspoort met 5 ingangen




meerderheidspoort met 3 ingangen



OR/NOR-poort met 3 ingangen




AND/NAND-poort met 3 ingangen



(AB+AC+AD+BCD)⊛ W


bijdrage van ingang A verdubbeld

Correlatie van verschillende signalen met een testbit




Correlation of 60%, 80%, 100%

De poort heeft een '1' uitgang indien het testbit To overeenkomt of correleert met 3, 4 of 5 van de sample-bits S0 t/m S4



Correlation of 75%, 100%.




Correlation of 100%

7.3 (1) 4xxx-serie CMOS


(1) 4572

6-voudige poort

positieve logica: $Y=\overline{A}$, $Z=\overline{B+C}$, $X=\overline{DE}$



Figuur 3/7.3-572.



o.a. leverbaar: MC 14572 UB
HD 14572 UB
TC 4572 B

logisch symbool


7.3 (1) 4xxx-serie CMOS

3/7.4

Complexe poort-schakelingen 10k-serie ECL

10101

4 OR/NOR-poorten met elk 2 ingangen, waarvan één gemeenschappelijk (COM) en open-emitter uitgangen




Figuur 3/7.4-101

positieve logika: $x = \overline{A + COM}$
$y = A + COM$


Parameters bij 25°C

I_E	min typ max	20 26	mA	Stroom uit voeding ($V_{EE} = -5{,}2$ V)
I_{IL}	min typ max	0.5	µA	Low level Ingangsstroom $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	265	µA	High level Ingangsstroom $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	−1.85 −1.65	V	Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	−0.96 −0.81	V	High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	−1.63	V	Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	−0.98	V	Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	100	mW/ package	Dissipatie
td	typ	2.0	ns	Vertragingstijd
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



7.4 10k-serie ECL


opbouw van de schakeling



7.4 10k-serie ECL

10105

3 OR/NOR-poorten met 2-3-2 ingangen en open-emitter uitgangen




Figuur 3/7.4-105

positieve logika: $x = \overline{A+B(+C)}$
$y = A+B(+C)$


Parameters bij 25°C

I_E	min typ max	 15 21	mA	**Stroom uit voeding (V_{EE} = − 5,2 V)**
I_{IL}	min typ max	0.5	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 265	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	− 1.85 − 1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	− 0.96 − 0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 − 1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	− 0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	75	mW/ package	**Dissipatie**
td	typ	2.0	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



7.4 10k-serie ECL


opbouw van ⅓ van de schakeling



7.4 10k-serie ECL

10109

2 OR/NOR-poorten met 4-5 ingangen en open-emitter uitgangen




positieve logika: $x = \overline{A+B+C+D(+E)}$ **Figuur 3/7.4-109**

$y = A+B+C+D(+E)$


Parameters bij 25°C

I_E	min typ max	 10 14	mA	**Stroom uit voeding** **(V_{EE} = –5,2 V)**
I_{IL}	min typ max	0.5	μA	**Low level** **Ingangsstroom** **$V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 265	μA	**High level** **Ingangsstroom** **$V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	–1.85 –1.65	V	**Low level** **Uitgangsspanning** **$V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	–0.96 –0.81	V	**High level** **Uitgangsspanning** **$V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 –1.63	V	**Threshold Low Level** **Uitgangsspanning** **$V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	–0.98	V	**Threshold High Level** **Uitgangsspanning** **$V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	50	mW/ package	**Dissipatie**
td	typ	2.0	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



7.4 10k-serie ECL

opbouw van ½ van de schakeling




7.4 10k-serie ECL

10112

2 OR/NOR-poorten met elk 3 ingangen en open-emitter uitgangen (elk 1 OR/2 NOR)


positieve logika: $x = A+B+C$
$y = \overline{A+B+C}$
$y1 = y2$

Figuur 3/7.4-112




Parameters bij 25°C

Parameter		Waarde	Eenheid	
I_E	min typ max	–	mA	**Stroom uit voeding** **($V_{EE} = -5{,}2$ V)**
I_{IL}	min typ max	0.5	μA	**Low level** **Ingangsstroom** $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	420 (max)	μA	**High level** **Ingangsstroom** $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	−1.85 (min) −1.65 (max)	V	**Low level** **Uitgangsspanning** $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	−0.96 (min) −0.81 (max)	V	**High level** **Uitgangsspanning** $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	−1.63 (max)	V	**Threshold Low Level** **Uitgangsspanning** $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	−0.98 (min)	V	**Threshold High Level** **Uitgangsspanning** $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	**typ**	150	**mW/ package**	**Dissipatie**
td	**typ**	2.4	**ns**	**Vertragingstijd**
fanout		6	**50 Ohm-lijn(en)**	
ZIN		50	**kOhm pull-down weerstanden**	



7.4 10k-serie ECL


opbouw van ½ van de schakeling



7.4 10k-serie ECL

10117

2 2-wide OR-AND/OR-AND-INVERT-poorten met elk 2,3-ingangen en open-emitter uitgangen




Figuur 3/7.4-117

positieve logika: $x = (A+B)\cdot(C+D+E)$
$y = \overline{(A+B)\cdot(C+D+E)}$


Parameters bij 25°C

I_E	min typ max	 20 26	mA	**Stroom uit voeding ($V_{EE} = -5{,}2$ V)**
I_{IL}	min typ max	0.5	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 265	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−1.65 −0.96	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	100	mW/ package	**Dissipatie**
td	typ	2.3	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



7.4 10k-serie ECL

opbouw van ½ van de schakeling




7.4 10k-serie ECL

10118

2 2-wide OR-AND-poorten met elk 2×3 ingangen (één gemeenschappelijk) en open-emitter uitgangen


Figuur 3/7.4-118



positieve logika: y = (A + B + C) · (D + E + F)


Parameters bij 25°C

I_E	min typ max	 20 26	mA	**Stroom uit voeding (V_{EE} = −5,2 V)**
I_{IL}	min typ max	0.5	µA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	 265	µA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	100	mW/ package	**Dissipatie**
td	typ	2.3	ns	**Vertragingstijd**
fanout ZIN		1 50	50 Ohm-lijn(en) kOhm pull-down weerstanden	



7.4 10k-serie ECL


opbouw van de schakeling



7.4 10k-serie ECL

10119

4-wide OR-AND-poort met 4-3-3-3 ingangen (ingang G gemeenschappelijk) en open-emitter uitgangen




Figuur 3/7.4-119

positieve logika:

$y = (A+B+C+D)\cdot(E+F+G)$
$\cdot(G+H+I)\cdot(J+K+L)$


Parameters bij 25°C

Parameter		Waarde	Eenheid	Omschrijving
I_E	min typ max	 20 26	mA	Stroom uit voeding ($V_{EE} = -5{,}2$ V)
I_{IL}	min typ max	0.5	µA	Low level Ingangsstroom $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	 265	µA	High level Ingangsstroom $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	−1.85 −1.65	V	Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	−0.96 −0.81	V	High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	 −1.63	V	Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	−0.98	V	Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	100	mW/ package	Dissipatie
td	typ	2.3	ns	Vertragingstijd
fanout		1	50 Ohm-lijn(en)	
ZIN		50	kOhm pull-down weerstanden	



7.4 10k-serie ECL


opbouw van 2 van de 4 poorten



7.4 10k-serie ECL

10121

4-wide OR-AND/OR-AND-INVERT-poort met 3-3-3-3 ingangen (ingang F gemeenschappelijk) en open-emitter uitgangen




Figuur 3/7.4-121

positieve logika: $x = (A+B+C)\cdot(D+E+F)\cdot(F+G+H)\cdot(I+J+K)$

$$y = \overline{(A+B+C)} + \overline{(D+E+F)} + \overline{(F+G+H)} + \overline{(I+J+K)} = \overline{(A+B+C)\cdot(D+E+F)\cdot(F+G+H)\cdot(I+J+K)}$$


Parameters bij 25°C

I_E	min typ max	 20 26	mA	**Stroom uit voeding** **(V_{EE} = – 5,2 V)**
I_{IL}	min typ max	0.5	µA	**Low level** **Ingangsstroom** $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	 265	µA	**High level** **Ingangsstroom** $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	– 1.85 – 1.65	V	**Low level** **Uitgangsspanning** $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	– 0.96 – 0.70	V	**High level** **Uitgangsspanning** $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	 – 1.63	V	**Threshold Low Level** **Uitgangsspanning** $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	– 0.98	V	**Threshold High Level** **Uitgangsspanning** $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	100	mW/ package	**Dissipatie**
td	typ	2.3	ns	**Vertragingstijd**
fanout **ZIN**		2 50	**50 Ohm-lijn(en)** **kOhm pull-down weerstanden**	



7.4 10k-serie ECL

opbouw van de schakeling




7.4 10k-serie ECL

10212

2 High Speed OR/NOR-poorten met elk 3 ingangen en 1+2 open-emitter uitgangen

Figuur 3/7.4-212.




positieve logika: $x = A+B+C$

$y = \overline{A+B+C}$

$y1 = y2$

Parameters bij 25°C

I_E	min typ max	38	mA	**Stroom uit voeding ($V_{EE} = -5{,}2$ V)**
I_{IL}	min typ max	—	µA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	425	µA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	—	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	—	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	—	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	—	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	150	mW/ package	**Dissipatie**
td	typ	1.7	ns	**Vertragingstijd**
fanout		6	50 Ohm-lijn(en)	
ZIN		50	kOhm pull-down weerstanden	



7.4 10k-serie ECL

3/8

Level-shifters

Inhoud

10H600, 100H600	9 x TTL-ECL translator
10H601, 100H601	9 x ECL-TTL translator
10H602, 100H602	9 x TTL-ECL translator
10H603, 100H603	9 x ECL-TTL translator
10H640, 100H640	1:8 ECL/TTL-TTL clock-driver
10H641, 100H641	1:9 ECL/TTL clock-driver
10H642, 100H642	1:8 ECL/TTL-TTL clock-driver
10H643, 100H643	1:8 ECL/TTL clock-driver
10H644, 100H644	1:6 TTL/PECL-TTL clock-driver
10H645	2 : 9 TTL clock-driver
10H660, 100H660	4-bit ECL-TTL DRAM-driver
10H680, 100H680	4 x TTL bus - ECL diff. bus transceiver
10H681, 100H681	6 x TTL bus - ECL transceiver met latches

3/8.1

Achtergrond-informatie

Wanneer logische signalen binnen de 'eigen familie' worden doorgegeven zijn alleen problemen met betrekking tot fan-out en timing mogelijk. De logische niveaus van de uitgangssignalen zijn immers volledig afgestemd op de benodigde ingangsniveaus. Anders wordt het wanneer logische families door elkaar worden gebruikt of wanneer externe signalen op een ander niveau worden aangeboden. Vooral bij oude apparatuur kunnen de digitale uitgangssignalen vreemde niveaus hebben, bijvoorbeeld '1' = − 20 V, '0' = + 12 V. Dergelijke exotische spanningen moeten dan door middel van weerstanden, transistoren en eventueel dioden op het niveau van de hierop aangesloten logische familie worden gebracht (bijvoorbeeld 0 tot + 5 V voor TTL).

In figuur 3/8.1-1 zijn enkele voorbeelden van op TTL aan te sluiten signalen en hun aanpassing te zien:

a Het hiervoor genoemde signaal van − 20 V en + 12 V. Bij − 20 V geleidt de diode en is de spanning aan de basis van de transistor − 0,6 V. Door de 22 kΩ weerstand is de ingangsstroom circa 1 mA. De transistor spert, zodat de uitgangsspanning + 5 V bedraagt. Bij + 12 V wordt de ingangsstroom beperkt tot 0,5 mA. De transistor geleidt nu waardoor de basisspanning + 0,6 V is en de uitgang op + 0,2 V (Vce_{sat}) staat.

b In dit geval moet een versterker (bijvoorbeeld een transistor) worden toegepast om de amplitude van het signaal groot genoeg te maken.


c Dit signaal is te klein (niet hoog en niet laag genoeg) voor een gewone TTL-poort. Een TTL Schmitt Trigger, zoals bijvoorbeeld de 74LS132, 'ziet' echter een niveau van + 1,6 V en hoger als HOOG en alles lager dan + 0,8 V als LAAG.

d Deze blokgolf komt bijvoorbeeld uit een 'functiegenerator' zonder offset-regeling. De positieve spanning is hoog genoeg voor TTL. De negatieve spanning is echter verboden en moet dus worden verwijderd door de diode. De weerstand dient voor beperking van de stroom.


e Een sinusvormig of langzaam verlopend ingangssignaal moet altijd via een 'pulse shaper' (Schmitt Trigger) worden binnengehaald. In dit geval is de amplitude van het signaal groot genoeg en ligt dit ook in het voor TTL geschikte gebied tussen 0 en + 5 V.

Het komt natuurlijk ook voor dat de ene logische familie op de andere moet worden aangesloten of dat een logisch signaal vertaald moet worden naar een hogere spanning en/of een grotere stroom. In zo'n geval wordt gebruik gemaakt van daarvoor geschikte 'drivers' of 'buffers'. In figuur 3/8.1-2 is ter illustratie een driver te zien waarmee een zwaar 24 V relais wordt bediend. Wanneer de uitgang van de TTL-poort LAAG is, geleidt diode D1 via de weerstand en de TTL-uitgang, waardoor punt A zo laag wordt dat de transistor spert. Bij een HOOG signaal spert D1 en geleidt D2 via de weerstand en de basis/emitter-overgang van de transistor. De transistor (of darlington) geleidt dan, zo-

8.1 Achtergrond-informatie



Figuur 3/8.1-1: Enkele ingangsspanningen en aanpassingen daarop om ze geschikt te maken voor TTL.




dat het relais wordt bekrachtigd. Deze schakeling is geschikt voor allerlei voedingsspanningen en uitgangsstromen en wordt dan ook veelvuldig toegepast.
Indien de uitgangsspanning en -stroom niet extreem behoeven te zijn, kunnen meestal kant en klare niveauverhuizers of 'level-


Figuur 3/8.1-2: Een universele uitgangsschakeling die geschikt is voor zeer uiteenlopende spanningen (en stromen).

8.1 Achtergrond-informatie

shifters' worden gebruikt. In figuur 3/8.1-3 is het inwendige van de 7426 te zien. We zien dat deze schakeling een 'open-collector' uitgang heeft. De uitgangstransistor is in dit geval geschikt voor een open spanning van 15 V en een 'sink-stroom' van 16 mA. Figuur 3/8.1-4 geeft een voorbeeld uit de 4xxx-serie CMOS. Bij deze schakeling kan de hele rechterzijde van de schakeling op een andere voedingsspanning worden gezet, waarbij Vcc kleiner moet zijn dan Vdd.



Figuur 3/8.1-3: Opbouw van de 7426 (TTL naar maximaal +15 V).



Figuur 3/8.1-4: Opbouw van de 4009 (bijvoorbeeld 12 V logika naar TTL).

8.1 Achtergrond-informatie


3/8.2

Level-shifters 74xx-serie TTL en HC

7406


6 inverterende buffer/drivers met open-collector uitgangen voor hoge spanning

positieve logica: $Y = \overline{A}$



Figuur 3/8.2-06.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	30 32				9 35					mA
Iol	40				40					mA
V_{OH}	30				30					V
Tplh	10				7					ns
Tphl	15				10					ns




8.2 Level-shifters 74xx-serie TTL en HC

7407


6 buffer/drivers met open-collector uitgangen voor hoge spanning

positieve logica: Y = A



Figuur 3/8.2-07.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L	29 / 21				7 / 25					mA
Iol	40				40					mA
V_{OH}	30				30					V
Tplh	6				6					ns
Tphl	20				18					ns




8.2 Level-shifters 74xx-serie TTL en HC

7416


6 inverterende buffer/drivers met open-collector uitgangen voor hoge spanning

positieve logica: $Y = \overline{A}$



Figuur 3/8.2-16.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H Icc L	30 32				9 35					mA
Iol	40				40					mA
V_{OH}	15				15					V
Tplh	10				7					ns
Tphl	15				15					ns




8.2 Level-shifters 74xx-serie TTL en HC

7417


6 buffer/drivers met open-collector uitgangen voor hoge spanning

positieve logica: Y = A



Figuur 3/8.2-17.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H Icc L	29 21				7 25					mA
Iol	40				40					mA
V_{OH}	15				15					V
Tplh	6				6					ns
Tphl	20				18					ns




8.2 Level-shifters 74xx-serie TTL en HC

7426


4 NAND-poorten met elk 2 ingangen en open-collector uitgangen voor hoge spanning

positieve logica: $Y = \overline{AB}$



Figuur 3/8.2-26.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	4 12	0.48 1.32			0.8 2.4					mA
Iol	16	3.6			8					mA
V_{OH}	15	15			15					V
Tplh	16	40			17					ns
Tphl	11	25			15					ns




8.2 Level-shifters 74xx-serie TTL en HC

8.2 Level-shifters 74xx-serie TTL en HC


74HC(T)4049


6 x inverterende buffers

bruikbaar als hoog-naar-laagspannings converter, bijvoorbeeld van LSTTL naar HCMOS of van standaard CMOS naar HCMOS
positieve logica: $Y = \overline{A}$
van 0/15 V naar 0/5 V logica



figuur 3/8.2-4049






8.2 Level-shifters 74xx-serie TTL en HC


74HC(T)4050


6 x buffers

bruikbaar als hoog-naar-laagspannings converter, bijvoorbeeld van LSTTL naar HCMOS of van standaard CMOS naar HCMOS
positieve logica: Y = A
van 0/15 V naar 0/5 V logica

figuur 3/8.2-4050








3/8.3

Level-shifters 4xxx-serie CMOS


(1) 4009

6-voudige inverterende buffer


door aparte V_{CC}-aansluiting bruikbaar als CMOS - naar - TTL niveau-converter.



Figuur 3/8.3-09.



positieve logica: $Y = \overline{A}$




o.a. leverbaar: MC 14009 A/C
CD 4009 A/UB
TC 4009 UB

8.3 Level-shifters 4xxx-serie CMOS


(1) 4010

6-voudige buffer


door aparte V_{CC}-aansluiting bruikbaar als CMOS - naar - TTL niveau-omzetter.



Figuur 3/8.3-10.



positieve logica: Y = A



o.a. leverbaar: MC 14010 A/C
CD 4010 A/B
TC 4010 B


8.3 Level-shifters 4xxx-serie CMOS


(1) 4049

6-voudige inverterende buffer


bruikbaar als CMOS - naar - TTL niveau-converter, waarbij $V_{in\,H}$ hoger mag zijn dan V_{CC}, V_{DD} ontbreekt.

Figuur 3/8.3-49.





positieve logica: $Y = \overline{A}$




o.a. leverbaar: MC 14049 A/C/UB
CD 4049 UB
HEF 4049 B

8.3 Level-shifters 4xxx-serie CMOS


(1) 4050

6-voudige buffer


bruikbaar als CMOS - naar - TTL niveau-converter, waarbij $V_{in\,H}$ hoger mag zijn dan V_{CC}, V_{DD} ontbreekt.



Figuur 3/8.3-50.



positieve logica: Y = A



o.a. leverbaar: MC 14050 A/C/B
CD 4050 B
HEF 4050 B

8.3 Level-shifters 4xxx-serie CMOS


(1) 40107

2 NAND-buffers met elk 2 ingangen en open-drain N-channel uitgangen

bruikbaar als op- of neer level shifter
(Isink = – 136 mA)


positieve logica: $Y = \overline{AB}$

Figuur 3/8.3-107.




ingangen B	A	uitgang Y
0	0	1
0	1	1
1	0	1
1	1	0

waarheidstabel



leverbaar: CD 40107 B




logische opbouw

8.3 Level-shifters 4xxx-serie CMOS


(1) 40109

4 laag-naar-hoog/hoog-naar-laag level-shifters met enable-ingangen



Figuur 3/8.3-109.

V_{DD} en/of V_{CC}: -0.5 V tot $+20$ V max
aanbevolen : 3 V tot 18 V




FUNCTIONAL DIAGRAM
(1 of 4 units)

TRUTH TABLE

MODE	INPUTS		OUTPUTS
	A, B, C, D	ENABLE A, B, C, D	E, F, G, H
Low-to-high level shift	0	1	0
	1	1	1
	X	0	Z

LOGIC 0 = LOW(V_{SS}) X = DON'T CARE Z = HIGH IMPEDANCE
LOGIC 1 = V_{CC} at INPUTS and V_{DD} at OUTPUTS




leverbaar: CD40109 B

8.3 Level-shifters 4xxx-serie CMOS


(1) 40115

8-bit bidirectionele CMOS/TTL interface



Figuur 3/8.3-115.

CMOS-naar-TTL level-shifter: 10 ns typ.
TTL-naar CMOS level-shifter: 30 ns typ.
(V_{CC} = 5 V, CMOS = 12 V)



Functional Diagram

TRUTH TABLE

ENABLE	DISABLE	FUNCTION
0	0	Convert CMOS Level to TTL Level
1	1	Convert TTL Level to CMOS Level
0	1	High Impedance (Z)
1	0	Invalid*


0 = Low Level 1 = High Level
Z = High Impedance on CMOS Output side; TTL side are inputs.
INVALID = Both CMOS and TTL sides are ON as outputs.

leverbaar: CD40115 D


8.3 Level-shifters 4xxx-serie CMOS

(1) 4504

6 level-shifters voor TTL-naar-CMOS of CMOS-naar-CMOS



Figuur 3/8.3-504.



Mode Select	Input Logic Levels	Output Logic Levels
1 (V_{CC})	TTL	CMOS
0 (V_{SS})	CMOS	CMOS


Leverbaar: MC14504 B

3/8.4

Level-shifters 10k-serie ECL

10124

4 TTL-naar-ECL translators (4 differentiële line-drivers) met open-emitter uitgangen (zeer grote fanout)




Figuur 3/8.4-124.

$V_{CC} = +5$ V
$V_{EE} = -5.2$ V

Parameters bij 25°C

I_E	min typ max	−66	mA	**Stroom uit voeding ($V_{EE} = -5{,}2$ V)**
I_{IL}	min typ max	—	μA	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	min typ max	—	μA	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	min typ max	−1.85 −1.65	V	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	min typ max	−0.96 −0.81	V	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	min typ max	 −1.63	V	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	min typ max	−0.98	V	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	typ	340	mW/ package	**Dissipatie**
td	typ	5.0	ns	**Vertragingstijd**
fanout		8	50 Ohm-lijn(en)	




positieve logica: Y = A.strobe
X = $\overline{\text{A.strobe}}$

8.4 Level-shifters 10k-serie ECL

10125

4 ECL-naar-TTL translators (4 differentiële line-receivers)




Figuur 3/8.4-125.

$V_{BB} = V_{REF} = -1.35$ à -1.23 V
$V_{CC} = +5$ V
$V_{EE} = -5.2$ V

Parameters bij 25°C

I_E	**min typ max**	 40	**mA**	**Stroom uit voeding ($V_{EE} = -5{,}2$ V)**
I_{IL}	**min typ max**	 1.0	**μA**	**Low level Ingangsstroom $V_{IN} = V_{ILmin}$**
I_{IH}	**min typ max**	 115	**μA**	**High level Ingangsstroom $V_{IN} = V_{IHmax}$**
V_{OL}	**min typ max**	 0.5	**V**	**Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OH}	**min typ max**	2.5 	**V**	**High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}**
V_{OLA}	**min typ max**	 0.5	**V**	**Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}**
V_{OHA}	**min typ max**	2.5 	**V**	**Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}**
P	**typ**	360	**mW/ package**	**Dissipatie**
td	**typ**	5.0	**ns**	**Vertragingstijd**




positieve logica: $Y = \overline{A}.B$


8.4 Level-shifters 10k-serie ECL

10177

3 ECL-naar-NMOS translators (of ECL-naar TTL)



Figuur 3/8.4-177.



positieve logica: $Y = A.\overline{B}$

$V_{CC} = GND$
$V_{EE} = -5.2$ V
$V_{SS} = +5$ V of $+6$ V


X-aansluiting aan V_{SS} of aan externe condensator (0.01 tot 0.05 μF naar GND) voor golfvorm-verbetering en kortsluit-beveiliging

$P_D = 1{,}0$ W typ/package bij 5 MHz

8.4 Level-shifters 10k-serie ECL

10190


4 MST-naar-ECL translators (4 differentiële receivers)



Figuur 3/8.4-190.

Parameters bij 25°C

I_E	min typ max	 36 45	mA	Stroom uit voeding ($V_{EE} = -5{,}2$ V)
I_{IL}	min typ max	—	μA	Low level Ingangsstroom $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	 50	μA	High level Ingangsstroom $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	−1.85 −1.65	V	Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	−0.96 −0.81	V	High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	 −1.63	V	Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	−0.98	V	Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	215	mW/ package	Dissipatie
td	typ	2.5	ns	Vertragingstijd



als $V_{CC} = +1.25$ V : MST (IBM 370)-ECL translator (levels +0.4 V en −0.4 V)


als V_{CC} = GND : ECL-ECL receiver

positieve logica: $Y = \overline{A}.B$

8.4 Level-shifters 10k-serie ECL

10191


6 ECL-naar-MST translators



Figuur 3/8.4-191.

Parameters bij 25°C

I_E	min typ max	 30 38	mA	Stroom uit voeding (V_{EE} = −5,2 V)
I_{IL}	min typ max	0.5	μA	Low level Ingangsstroom $V_{IN} = V_{ILmin}$
I_{IH}	min typ max	 245	μA	High level Ingangsstroom $V_{IN} = V_{IHmax}$
V_{OL}	min typ max	 −0.33	V	Low level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OH}	min typ max	0.305 0.49	V	High level Uitgangsspanning $V_{IN} = V_{ILmin}$ of V_{IHmax}
V_{OLA}	min typ max	 −0.31	V	Threshold Low Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHmin}
V_{OHA}	min typ max	0.285	V	Threshold High Level Uitgangsspanning $V_{IN} = V_{ILAmax}$ of V_{IHAmin}
P	typ	145	mW/ package	Dissipatie
td	typ	2.2	ns	Vertragingstijd
ZIN		5.0	kOhm pull-down weerstanden	



V_{CC} = −1.25 V
V_{EE} = −5.2 V


8.4 Level-shifters 10k-serie ECL

8.4 Level-shifters 10k-serie ECL


10H350

4 x ECL-naar-TTL translators

- vier differentiële ingangen
- 3-state uitgangen
- enkele +5 V voeding
- 16-pens ceramische of plactic DIL- en 20-pens PLCC-behuizing
- vertragingstijd 3,5 ns typ.
- 10k-ECL compatibel
- aparte V_{CC}-aansluitingen voor TTL en ECL



Aansluitgegevens.



Logisch schema.

MAXIMUM RATINGS

Characteristic	Symbol	Rating	Unit
Power Supply (V_{EE} = Gnd)	V_{CC}	7.0	Vdc
Operating Temperature Range	T_A	0 to +75	°C
Storage Temperature Range—Plastic	T_{stg}	-55 to +150	°C
—Ceramic		-55 to +165	°C

ELECTRICAL CHARACTERISTICS (V_{CC} = 5.0 V ± 5%) (See Note 1)

Characteristic		Symbol	T_A = 0°C to 75°C Min	Max	Unit
Power Supply Current	TTL	I_{CC}	—	20	mA
	ECL		—	12	
Input Current High	Pin 9	I_{IH}	—	20	μA
	Others		—	50	
Input Current Low	Pin 9	I_{IL}	—	−0.6	mA
	Others	I_{INL}	—	50	μA
Input Voltage High	Pin 9	V_{IH}	2.0	—	Vdc
Input Voltage Low	Pin 9	V_{IL}	—	0.8	Vdc
Differential Input Voltage (1)	Pins 3-6, 11-14 (1)	V_{DIFF}	350	—	mV
Voltage Common Mode	Pins 3-6, 11-14	V_{CM}	2.8	5.0	Vdc
Output Voltage High I_{OH} = 3.0 mA		V_{OH}	2.7	—	Vdc
Output Voltage Low I_{OL} = 20 mA		V_{OL}	—	0.5	Vdc
Short Circuit Current V_{OUT} = 0 V		I_{OS}	−60	−150	mA
Output Disable Current High V_{OUT} = 2.7 V		I_{OZH}	—	50	μA
Output Disable Current Low V_{OUT} = 0.5 V		I_{OZL}	—	−50	μA

AC PARAMETERS (C_L = 50 pF) (V_{CC} = 5.0 ± 5%) (T_A = 0°C to 75°C)

Characteristic	Symbol	Min	Max	Unit
Propagation Delay Data	t_{pd}	1.5	5.0	ns
Output Disable Time	t_{pdLZ}	2.0	6.0	ns
	t_{pdHZ}	2.0	6.0	
Output Enable Time	t_{pdZL}	2.0	8.0	ns
	t_{pdZH}	2.0	8.0	

(1) Common mode input voltage to pins 3-4, 5-6, 11-12, 13-14 must be between the values of 2.8 V and 5.0 V. This common mode input voltage range includes the differential input swing.
(2) For single ended use, apply 3.75 V (V_{BB}) to either input depending on output polarity required. Signal level range to other input is 3.3 V to 4.2 V.


Specificaties.

8.4 Level-shifters 10k-serie ECL


10H351

4 x TTL/NMOS-naar-ECL translators

- enkele +5 V voeding
- gemeenschappelijke strobe
- complementaire open-emitter uitgangen
- 20-pens ceramische of plactic DIL- en 20-pens PLCC-behuizing
- vertragingstijd 1,3 ns typ.
- aparte V_{CC}-aansluitingen voor TTL en ECL



Aansluitgegevens.



Logisch schema.

MAXIMUM RATINGS

Characteristic	Symbol	Rating	Unit
Power Supply	V_{CC}	0 to +7.0	Vdc
Input Voltage (V_{CC} = 5.0 V)	V_I	0 to V_{CC}	Vdc
Output Current — Continuous — Surge	I_{out}	50 100	mA
Operating Temperature Range	T_A	0 to +75	°C
Storage Temperature Range — Plastic — Ceramic	T_{stg}	−55 to +150 −55 to +165	°C

ELECTRICAL CHARACTERISTICS ($V_{CC} = V_{CC1} = V_{CC2}$ = 5.0 V ± 5.0%)

Characteristic	Symbol	0° Min	0° Max	25° Min	25° Max	75° Min	75° Max	Unit
Power Supply Current	ECL	—	50	—	45	—	50	mA
	TTL	—	20	—	15	—	20	mA
Reverse Current Pins 7, 8, 12, 14 Pin 9	I_R	 — —	 25 100	 — —	 20 80	 — —	 25 100	µA
Forward Current Pins 7, 8, 12, 14 Pin 9	I_F	 — —	 −0.8 −3.2	 — —	 −0.6 −2.4	 — —	 −0.8 −3.2	mA
Input Breakdown Voltage	$V_{(BR)in}$	5.5	—	5.5	—	5.5	—	Vdc
Input Clamp Voltage (I_{in} = −18 mA)	V_I	—	−1.5	—	−1.5	—	−1.5	Vdc
High Output Voltage	V_{OH}	3.98	4.16	4.02	4.19	4.08	4.27	Vdc
Low Output Voltage	V_{OL}	3.05	3.37	3.05	3.37	3.05	3.37	Vdc
High Input Voltage	V_{IH}	2.0	—	2.0	—	2.0	—	Vdc
Low Input Voltage	V_{IL}	—	0.8	—	0.8	—	0.8	Vdc


Specificaties.

8.4 Level-shifters 10k-serie ECL


10H352

4 x CMOS-naar-ECL translators

- enkele +5 V voeding
- complementaire open-emitter uitgangen
- gemeenschapelijke strobe
- 20-pens ceramische of plactic DIL- en 20-pens PLCC-behuizing
- vertragingstijd 1,3 ns typ.
- aparte V_{CC}-aansluitingen voor CMOS en ECL



Logisch schema.



Aansluitgegevens.

MAXIMUM RATINGS

Characteristic	Symbol	Rating	Unit
Power Supply	V_{CC}	0 to +7.0	Vdc
Input Voltage (V_{CC} = 5.0 V)	V_I	0 to V_{CC}	Vdc
Output Current — Continuous — Surge	I_{out}	50 100	mA
Operating Temperature Range	T_A	0 to +75	°C
Storage Temperature Range — Plastic — Ceramic	T_{stg}	−55 to +150 −55 to +165	°C

ELECTRICAL CHARACTERISTICS ($V_{CC} = V_{CC1} = V_{CC2}$ = 5.0 V ± 5.0%)

Characteristic	Symbol	0° Min	0° Max	25° Min	25° Max	75° Min	75° Max	Unit
Power Supply Current	ECL	—	50	—	45	—	50	mA
	TTL	—	20	—	15	—	20	mA
Reverse Current	I_R							μA
Pins 7, 8, 12, 14		—	25	—	20	—	25	
Pin 9		—	100	—	80	—	100	
Forward Current	I_F							mA
Pins 7, 8, 12, 14		—	−0.8	—	−0.6	—	−0.8	
Pin 9		—	3.2	—	−2.4	—	3.2	
Input Breakdown Voltage	$V_{(BR)in}$	5.5	—	5.5	—	5.5	—	Vdc
Input Clamp Voltage (I_{in} = −18 mA)	V_I	—	−1.5	—	−1.5	—	−1.5	Vdc
High Output Voltage	V_{OH}	3.98	4.16	4.02	4.19	4.08	4.27	Vdc
Low Output Voltage	V_{OL}	3.05	3.37	3.05	3.37	3.05	3.37	Vdc
High Input Voltage	V_{IH}	3.15	—	3.15	—	3.15	—	Vdc
Low Input Voltage	V_{IL}	—	1.5	—	1.5	—	1.5	Vdc

Specificaties.

AC PARAMETERS

Characteristic	Symbol	0° Min	0° Max	25° Min	25° Max	75° Min	75° Max	Unit
Propagation Delay (1)	t_{pd}	0.4	1.9	0.4	2.0	0.4	2.1	ns
Rise Time (20% to 80%)	t_r	0.4	1.9	0.4	2.0	0.4	2.1	ns
Fall Time (80% to 20%)	t_f	0.4	1.9	0.4	2.0	0.4	2.1	ns
Maximum Operating Frequency	f_{max}	150	—	150	—	150	—	MHz

(1) Propagation delay is measured on this circuit from +1.5 volts on the input waveform to the 50% point on the output waveform.


AC-karakteristieken.

8.4 Level-shifters 10k-serie ECL


10H424

4 x TTL-naar-ECL translators met ECL-strobe

- complementaire open-emitter uitgangen
- ECL-niveau strobe
- voeding +5 V, -5,2 V
- 16-pens ceramische of plactic DIL- en 20-pens PLCC-behuizing
- 10k-ECL compatibel



Aansluitgegevens.



Logisch schema.

MAXIMUM RATINGS

Characteristic	Symbol	Rating	Unit
Power Supply (V_{CC} = 5.0 V)	V_{EE}	−8.0 to 0	Vdc
Power Supply (V_{EE} = −5.2 V)	V_{CC}	0 to +7.0	Vdc
Input Voltage (ECL)	V_I	0 to V_{EE}	Vdc
Input Voltage (TTL)	V_I	0 to V_{CC}	Vdc
Output Current — Continuous — Surge	I_{out}	50 100	mA
Operating Temperature Range	T_A	0 to +75	°C
Storage Temperature Range — Plastic — Ceramic	T_{stg}	−55 to +150 −55 to +165	°C

ELECTRICAL CHARACTERISTICS (V_{EE} = −5.2 V ± 5%, V_{CC} = 5.0 V ± 5.0%)

Characteristic	Symbol	0°		25°		75°C		Unit
		Min	Max	Min	Max	Min	Max	
Negative Power Supply Drain Current	I_E	—	72	—	66	—	72	mAdc
Positive Power Supply Drain Current	I_{CCH}	—	16	—	16	—	18	mAdc
	I_{CCL}	—	25	—	25	—	25	mAdc
Reverse Current Pin 5,7,10,11	I_R	—	50	—	50	—	50	μAdc
Forward Current Pin 5,7,10,11	I_F	—	−3.2	—	−3.2	—	−3.2	mAdc
Input HIGH Current Pin 6	I_{inH}	—	450	—	310	—	310	μAdc
Input LOW Current Pin 6	I_{inL}	0.5	—	0.5	—	0.3	—	μAdc
Input Breakdown Voltage	$V_{(BR)in}$	5.5	—	5.5	—	5.5	—	Vdc
Input Clamp Voltage	V_I	—	−1.5	—	−1.5	—	−1.5	Vdc
High Output Voltage	V_{OH}	−1.02	−0.84	−0.98	−0.81	−0.92	−0.735	Vdc
Low Output Voltage	V_{OL}	−1.95	−1.63	−1.95	−1.63	1.95	1.60	Vdc
High Input Voltage Pin 5,7,10,11	V_{IH}	2.0	—	2.0	—	+2.0	—	Vdc
Low Input Voltage Pin 5,7,10,11	V_{IL}	—	0.8	—	0.8	—	0.8	Vdc
High Input Voltage Pin 6	V_{IH}	−1.17	−0.84	−1.13	−0.81	−1.07	−0.735	Vdc
Low Input Voltage Pin 6	V_{IL}	−1.95	−1.48	−1.95	−1.48	−1.95	−1.45	Vdc

AC PARAMETERS

Propagation Delay	t_{pd}							ns
Data		0.5	2.2	0.5	2.3	0.5	2.4	
Strobe		0.5	2.2	0.5	2.3	0.5	2.4	
Rise Time	t_r	0.5	2.0	0.5	2.0	0.5	2.2	ns
Fall Time	t_f	0.5	2.0	0.5	2.0	0.5	2.2	ns

Specificaties.


8.4 Level-shifters 10k-serie ECL

10H600/100H600


9-bit TTL-naar-ECL translator

- 9 bit voor 1 byte en pariteit
- dubbele voeding, TTL en ECL
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL
- ECL en TTL enable-ingangen
- vertraging D naar Q 3,5 ns max.

Voor elektrische kenmerken:
zie algemene eigenschappen van 10H/100H600, 10H/100H601, 10H/100H602, 10H/100H603,
op bladzijde 3/8.4.46.



Logisch schema.



Pin	Function
GND	TTL Ground (0 V)
V_{CCE}	ECL V_{CC} (0 V)
V_{CCO}	ECL V_{CC} (0 V) — Outputs
V_{CCT}	TTL Supply (+5.0 V)
V_{EE}	ECL Supply (−5.2/−4.5 V)
D0–D8	Data Inputs (TTL)
Q0–Q8	Data Outputs (ECL)
ENECL	Enable Control (ECL)
ENTTL	Enable Control (TTL)

Aansluitgegevens.

ENECL	ENTTL	D	Q
H	X	H	H
H	X	L	L
X	H	H	H
X	H	L	L
L	L	X	L

Waarheidstabel.

8.4 Level-shifters 10k-serie ECL

DC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C		25°C		75°C		UNIT	CONDITION
			MIN	MAX	MIN	MAX	MIN	MAX		
	Power Supply Current									
I_{EE}	ECL	10H 100H		125 122		125 123		125 132	mA	
I_{CCH} I_{CCL}	TTL			48 50		48 50		48 50	mA	

See Page 10 for common DC characteristics.

AC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C		25°C		75°C		UNIT	CONDITION
			MIN	MAX	MIN	MAX	MIN	MAX		
t_{PLH} t_{PHL}	Propagation Delay to Output	D	1.4	3.0	1.5	3.2	1.7	3.5	ns	50 Ω to −2.0 V
		ENECL/ ENTTL	1.8	3.7	1.9	3.9	2.0	4.1	ns	50 Ω to −2.0 V
t_R t_F	Output Rise/Fall Time 20%–80%		0.5	1.5	0.5	1.5	0.5	1.5	ns	50 Ω to −2.0 V

Specificaties.


8.4 Level-shifters 10k-serie ECL

10H601/100H601

9-bit ECL-naar-TTL translator


- 9 bit voor 1 byte en pariteit
- dubbele voeding, TTL en ECL
- extra voeding-aansluiting
- tri-state TTL-uitgangen
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL
- ECL en TTL tri-state control-ingangen

Voor elektrische kenmerken:
zie algemene eigenschappen van 10H/100H600, 10H/100H601, 10H/100H602, 10H/100H603, op bladzijde 3/8.4.46.



Pin	Function
GND	TTL Ground (0 V)
V_{CCE}	ECL V_{CC} (0 V)
V_{CCT}	TTL Supply (+5.0 V)
V_{EE}	ECL Supply (−5.2/−4.5 V)
D0–D8	Data Inputs (ECL)
Q0–Q8	Data Outputs (TTL)
$\overline{OEECL}$	3-State Control (ECL)
$\overline{OETTL}$	3-State Control (TTL)

Aansluitgegevens.



Logisch schema.

$\overline{OEECL}$	$\overline{OETTL}$	D	Q
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

Waarheidstabel.

8.4 Level-shifters 10k-serie ECL

DC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C		25°C		75°C		UNIT	CONDITION
			MIN	MAX	MIN	MAX	MIN	MAX		
I_{EE}	Power Supply Current	ECL		46		46		50	mA	
I_{CCH}		TTL		110		110		110	mA	
I_{CCL}				110		110		110	mA	
I_{CCZ}				105		105		105	mA	
I_{OS}	Output Short Circuit Current		−100	225	−100	−225	100	−225	mA	V_{OUT} = 0 V
I_{OZH}	Output Disable Current	HIGH		50		50		50	μA	V_{OUT} = 2.7 V
I_{OZL}		LOW		−50		−50		−50	μA	V_{OUT} = 0.5 V

See Page 10 for common DC characteristics.

AC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = 5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C		25°C		75°C		UNIT	CONDITION
			MIN	MAX	MIN	MAX	MIN	MAX		
t_{PLH} t_{PHL}	Propagation Delay to Output		1.7 3.4	4.8 9.6	1.7 3.4	4.8 9.6	1.7 3.4	4.8 9.6	ns ns	C_L = 50 pF C_L = 200 pF
t_{PLZ} t_{PHZ}	Output Disable Time	$\overline{OEECL}$	3.7 5.4	6.5 13	3.7 5.4	6.5 13	3.7 5.4	6.5 13	ns ns	C_L = 50 pF C_L = 200 pF
t_{PLZ} t_{PHZ}		$\overline{OETTL}$	4.3 7.0	7.5 15	4.3 7.0	7.5 15	4.3 7.0	7.5 15	ns ns	C_L = 50 pF C_L = 200 pF
t_{PZL} t_{PZH}	Output Enable Time	$\overline{OEECL}$	3.5 5.0	6.0 12	3.5 5.0	6.0 12	3.5 5.0	6.0 12	ns ns	C_L = 50 pF C_L = 200 pF
t_{PZL} t_{PZH}		$\overline{OETTL}$	4.2 6.0	7.0 14	4.2 6.0	7.0 14	4.2 6.0	7.0 14	ns ns	C_L = 50 pF C_L = 200 pF
t_R t_F	Output Rise/Fall Time 1.0 V–2.0 V			1.2 3.0		1.2 3.0		1.2 3.0	ns ns	C_L = 50 pF C_L = 200 pF

Specificaties.


8.4 Level-shifters 10k-serie ECL

10H602/100H602

9-bit latch/TTL-naar-ECL translator


- 9 bit voor 1 byte en pariteit
- dubbele voeding, TTL en ECL
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL
- D-type latches

Voor elektrische kenmerken:
zie algemene eigenschappen van 10H/100H600, 10H/100H601, 10H/100H602, 10H/100H603, op bladzijde 3/8.4.46.



Pin	Function
GND	TTL Ground (0 V)
V_{CCE}	ECL V_{CC} (0 V)
V_{CCO}	ECL V_{CC} (0 V) — Outputs
V_{CCT}	TTL Supply (+5.0 V)
V_{EE}	ECL Supply (−5.2/−4.5 V)
D0–D8	Data Inputs (TTL)
Q0–Q8	Data Outputs (ECL)
ENECL	Enable Control (ECL)
LEN	Latch Enable (ECL)
MR	Master Reset (ECL)

Aansluitgegevens.



Logisch schema.

D	LEN	MR	ENECL	Q
L	L	L	H	L
H	L	L	H	H
X	H	L	H	Q_0
X	X	H	H	L
X	X	X	L	L

Waarheidstabel.

8.4 Level-shifters 10k-serie ECL

DC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C		25°C		75°C		UNIT	CONDITION
			MIN	MAX	MIN	MAX	MIN	MAX		
	Power Supply Current									
I_{EE}	ECL	10H 100H		125 122		125 123		125 132	mA	
I_{CCH} I_{CCL}	TTL			48 50		48 50		48 50	mA	

See Page 10 for common DC characteristics.

AC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C		25°C		75°C		UNIT	CONDITION
			MIN	MAX	MIN	MAX	MIN	MAX		
t_{PLH} t_{PHL}	Propagation Delay to Output	D LEN MR ENECL	1.4 2.0 2.0 1.6	3.0 3.4 3.4 3.2	1.5 2.1 2.1 1.7	3.2 3.5 3.5 3.3	1.7 2.4 2.5 1.8	3.5 3.7 3.9 3.7	ns	
t_s	Set-Up Time, D to LEN		2.0		2.0		2.0		ns	
t_h	Hold Time, D to LEN		1.0		1.0		1.0		ns	
$t_w(L)$	LEN Pulse Width, LOW		2.0		2.0		2.0		ns	
t_R t_F	Output Rise/Fall Time 20%–80%		0.5	1.5	0.5	1.5	0.5	1.5	ns	

Specificaties.


8.4 Level-shifters 10k-serie ECL

10H603/100H603

9-bit latch/ECL-naar-TTL translator


- 9 bit voor 1 byte en pariteit
- alle besturings-ingangen ECL-compatibel
- tri-state uitgangen
- dubbele voeding, TTL en ECL
- extra voeding-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL

Voor elektrische kenmerken: zie algemene eigenschappen van 10H/100H600, 10H/100H601, 10H/100H602, 10H/100H603, op bladzijde 3/8.4.46.



Pin	Function
GND	TTL Ground (0 V)
V_{CCE}	ECL V_{CC} (0 V)
V_{CCT}	TTL Supply (+5.0 V)
V_{EE}	ECL Supply (−5.2/−4.5 V)
D0–D8	Data Inputs (ECL)
Q0–Q8	Data Outputs (TTL)
$\overline{\text{OEECL}}$	3-State Control (ECL)
LEN	Latch Enable (ECL)
MR	Master Reset (ECL)

Aansluitgegevens.



Logisch schema.

D	LEN	MR	$\overline{\text{OEECL}}$	Q
L	L	L	L	L
H	L	L	L	H
X	H	L	L	Q_0
X	X	H	L	L
X	X	X	H	Z

Waarheidstabel.

8.4 Level-shifters 10k-serie ECL

DC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C MIN	0°C MAX	25°C MIN	25°C MAX	75°C MIN	75°C MAX	UNIT	CONDITION
I_{EE}	Power Supply Current	ECL	45	63	45	64	45	68	mA	
I_{CCH}		TTL	80	110	80	110	80	110	mA	
I_{CCL}			80	110	80	110	80	110	mA	
I_{CCZ}			80	110	80	110	80	110	mA	
I_{OS}	Output Short Circuit Current		−100	−225	−100	−225	−100	−225	mA	V_{OUT} = 0 V
I_{OZH}	Output Disable Current	HIGH		50		50		50	μA	V_{OUT} = 2.7 V
I_{OZL}		LOW		−50		−50		−50	μA	V_{OUT} = 0.5 V

See Page 10 for common DC characteristics.

AC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER		0°C MIN	0°C MAX	25°C MIN	25°C MAX	75°C MIN	75°C MAX	UNIT	CONDITION
t_{PLH} t_{PHL}	Propagation Delay to Output	D	3.2 6.4	6.0 12	3.2 6.4	6.0 12	3.2 6.4	6.0 12	ns ns	C_L = 50 pF C_L = 200 pF
		LEN	3.5 7.0	6.5 13	3.5 7.0	6.5 13	3.5 7.0	6.5 13	ns ns	C_L = 50 pF C_L = 200 pF
		MR	3.0 6.0	6.0 12	3.0 6.0	6.0 12	3.0 6.0	6.0 12	ns ns	C_L = 50 pF C_L = 200 pF
t_s t_h $t_w(L)$	Set-Up Time, D to LEN Hold Time, D to LEN LEN Pulse Width, LOW		1.5 0.8 2.0		1.5 0.8 2.0		1.5 0.8 2.0		ns ns ns	
t_{PLZ} t_{PHZ}	Output Disable Time		2.5 4.2	6.5 13	2.5 4.2	6.5 13	2.5 4.2	6.5 13	ns ns	C_L = 50 pF C_L = 200 pF
t_{PZL} t_{PZH}	Output Enable Time		2.0 4.0	5.0 10	2.0 4.0	5.0 10	2.0 4.0	5.0 10	ns ns	C_L = 50 pF C_L = 200 pF
t_R t_F	Output Rise/Fall Time 1.0 V–2.0 V		0.2 0.2	1.2 3.0	0.2 0.2	1.2 3.0	0.2 0.2	1.2 3.0	ns ns	C_L = 50 pF C_L = 200 pF


Specificaties.

8.4 Level-shifters 10k-serie ECL

10H640/100H640

ECL/TTL-naar-TTL clock-driver

- genereert clock-signalen voor 68030/040
- voldoet aan skew-eisen voor 030/040
- TTL of ECL ingangsclock
- asynchrone reset
- extra voeding/massa-aansluiting
- enkele +5 V voeding
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL



Function


Reset (R): LOW on RESET forces all Q outputs LOW and all Q̄ outputs HIGH.

Power-Up: The device is designed to have the POS edges of the ÷2 and ÷4 outputs synchronized at power up.

Select (SEL): LOW selects the ECL input source (DE/DE). HIGH selects the TTL input source (DT).


The 'H640 also contains circuitry to force a stable state of the ECL input differential pair, should both sides be left open. In this case, the D side of the input is pulled LOW, and D goes HIGH.

Logisch schema en functies.



PIN	FUNCTION
GT	TTL Ground (0 V)
VT	TTL V_{CC} (+5.0 V)
VE	ECL V_{CC} (+5.0 V)
GE	ECL Ground (0 V)
DE, $\overline{DE}$	ECL Signal Input (positive ECL)
V_{BB}	V_{BB} Reference Output
DT	TTL Signal Input
Qn, $\overline{Qn}$	Signal Outputs (TTL)
SEL	Input Select (TTL)
R	Reset (TTL)

Aansluitgegevens.



Timing-diagram.

8.4 Level-shifters 10k-serie ECL

TTL DC CHARACTERISTICS: VT = VE = 5.0 V ±5%

Symbol	Characteristic	0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
V_{IH} V_{IL}	Input HIGH Voltage Input LOW Voltage	2.0	 0.8	2.0	 0.8	2.0	 0.8	V	
I_{IH}	Input HIGH Current		20 100		20 100		20 100	µA	V_{IN} = 2.7 V V_{IN} = 7.0 V
I_{IL}	Input LOW Current		−0.6		−0.6		−0.6	mA	V_{IN} = 0.5 V
V_{OH}	Output HIGH Voltage	2.5 2.0		2.5 2.0		2.5 2.0		V	I_{OH} = −3.0 mA I_{OH} = −15 mA
V_{OL}	Output LOW Voltage		0.5		0.5		0.5	V	I_{OL} = 24 mA
V_{IK}	Input Clamp Voltage		−1.2		−1.2		−1.2	V	I_{IN} = −18 mA
I_{OS}	Output Short Circuit Current	−100	−225	−100	−225	−100	−225	mA	V_{OUT} = 0 V

10H ECL DC CHARACTERISTICS: VT = VE = 5.0 V ±5%

Symbol	Characteristic	0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH}* V_{IL}*	Input HIGH Voltage Input LOW Voltage	3.83 3.05	4.16 3.52	3.87 3.05	4.19 3.52	3.94 3.05	4.28 3.555	V	VE = 5.0 V
V_{BB}	Output Reference Voltage	3.62	3.73	3.65	3.75	3.69	3.81	V	

100H ECL DC CHARACTERISTICS: VT = VE = 5.0 V ±5%

Symbol	Characteristic	0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH}* V_{IL}*	Input HIGH Voltage Input LOW Voltage	3.835 3.19	4.12 3.525	3.835 3.19	4.12 3.525	3.835 3.19	4.12 3.525	V	VE = 5.0 V
V_{BB}*	Output Reference Voltage	3.62	3.74	3.62	3.74	3.62	3.74	V	

*NOTE: ECL levels are referenced to V_{CC} and will vary 1:1 with the power supply. The values shown are for V_{CC} = 5.0 V.

V_{CC} and CLOAD Ranges to Meet Duty Cycle Requirement: 0°C ≤ T_A ≤ 85°C Output Duty cycle measured relative to 1.5 V

Symbol	Characteristic		Min	Nom	Max	Unit	Condition
	Range of V_{CC} and CL to meet minimum pulse width (HIGH or LOW) = 11.5 ns at f_{out} ≤ 40 MHz	V_{CC} CL	4.75 10	5.0	5.25 50	V pF	Q0–Q3 $\overline{Q0}$–$\overline{Q1}$
	Range of V_{CC} and CL to meet minimum pulse width (HIGH or LOW) = 9.5 ns at 40 < f_{out} ≤ 50 MHz	V_{CC} CL	4.875 15	5.0	5.125 27	V pF	Q0–Q3

DC CHARACTERISTICS: VT = VE = 5.0 V ±5%

Symbol	Characteristic		0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
I_{EE}	Power Supply Current	ECL		57		57		57	mA	VE Pin
I_{CCH}		TTL		30		30		30	mA	Total all VT pins
I_{CCL}				30		30		30	mA	

DC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

Symbol	Characteristic		0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
t_{PLH} t_{PHL}	Propagation Delay ECL D to Output	Q0–Q3	4.9	5.9	4.9	5.9	5.2	6.2	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay TTL D to Output		5.0	6.0	5.0	6.0	5.3	5.3	ns	CL = 25 pF
tskpp	Part-to-Part Skew			1.0		1.0		1.0	ns	CL = 25 pF
tskwd	Within-Device Skew			0.5		0.5		0.5	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay ECL D to Output	Q0, Q1	4.9	5.9	4.9	5.9	5.2	6.2	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay TTL D to Output		5.0	6.0	5.0	6.0	5.3	5.3	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay ECL D to Output	Q4, Q5	4.9	5.9	4.9	5.9	5.2	6.2	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay TTL D to Output		5.0	6.0	5.0	6.0	5.3	5.3	ns	CL = 25 pF
tskpp	Part-to-Part Skew	All Outputs		2.0		2.0		2.0	ns	CL = 25 pF
tskwd	Within-Device Skew			1.0		1.0		1.0	ns	CL = 25 pF
t_{PD}	Propagation Delay R to Output	All Outputs	4.3	6.3	4.3	6.3	5.0	7.0	ns	CL = 25 pF
t_R t_F	Output Rise/Fall Time 0.8 V – 2.0 V	All Outputs		2.5 2.5		2.5 2.5		2.5 2.5	ns	CL = 25 pF
f_{max}	Maximum Input Frequency		135		135		135		MHz	CL = 25 pF
RPW	Reset Pulse Width		1.5		1.5		1.5		ns	
RRT	Reset Recovery Time		1.25		1.25		1.25		ns	


AC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H641/100H641


ECL-naar-TTL clock-driver

- 1:9 low skew translating clock-driver
- enkele +5 V voeding
- gegarandeerde skew specificaties
- VBB-uitgang
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL
- latch met reset en enable



PIN	FUNCTION
GT	TTL Ground (0V)
VT	TTL VCC (+5.0V)
VE	ECL VCC (+5.0V)
GE	ECL Ground (0V)
D, D̄	Signal Input (positive ECL)
VBB	VBB Reference Output
Q0 – Q8	Signal Outputs (TTL)
EN̄	Enable Input (ECL)
LEN	Latch Enable Input (ECL)

Aansluitgegevens.



D	LEN	EN̄	Q
L	L	L	L
H	L	L	H
X	H	L	Q_0
X	X	H	L

Logisch schema.

8.4 Level-shifters 10k-serie ECL

Symbol	Characteristic		0°C min	0°C max	25°C min	25°C max	85°C min	85°C max	Unit	Condition
t_{PLH} t_{PHL}	Propagation Delay to Output	Q0 – Q8	TBD*	TBD*	TBD*	TBD*	TBD*	TBD*	ns	CL = 50 pF
tskpp	Part-to-part Skew			1.0		1.0		1.0	ns	
tskwd	Within-Device Skew			0.5		0.5		0.5	ns	
t_W	Pulse Width Out HIGH or LOW @ f_{OUT} = 50 MHz	Q0 - Q8	9.00		9.00		9.00		ns	CL = 50 pF Relative to 1.5 V
t_R t_F	Output Rise/Fall Time 0.8 V – 2.0 V	All Outputs		1.7 1.6		1.7 1.6		1.7 1.6	ns	CL = 50 pF

AC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

DC Characteristics: VT = VE = 5.0V ± 10%

Symbol	Characteristic		0°C min	0°C max	25°C min	25°C max	85°C min	85°C max	Unit	Condition
I_{EE}	Power Supply Current	ECL		25		25		25	mA	VE Pin
I_{CCH}		TTL		34		34		34	mA	Total all VT pins
I_{CCL}				34		34		34	mA	

TTL DC Characteristics: VT = VE = 5.0V ± 10%

Symbol	Characteristic	0°C min	0°C max	25°C min	25°C max	85°C min	85°C max	Unit	Condition
V_{OH}	Output HIGH Voltage	2.5 2.0		2.5 2.0		2.5 2.0		V V	I_{OH} = -3mA I_{OH} = -15mA
V_{OL}	Output LOW Voltage		0.50		0.50		0.50	V	I_{OL} = 24mA
I_{OS}	Output Short Circuit Current	-100	-225	-100	-225	-100	-225	mA	V_{OUT} = 0 V

10H ECL DC Characteristics: VT = VE = 5.0V ± 10%

Symbol	Characteristic	0°C min	0°C max	25°C min	25°C max	85°C min	85°C max	Unit	Condition
I_{IH}	Input HIGH Current		225		175		175	µA	
I_{IL}	Input LOW Current	0.5		0.5		0.5		µA	
V_{IH}	Input HIGH Voltage	3.830	4.160	3.870	4.190	3.940	4.280	mV	VE = 5.000 V
V_{IL}	Input LOW Voltage	3.050	3.520	3.050	3.520	3.050	3.555		
V_{BB}	Output Reference Voltage	3.620	3.730	3.650	3.75	3.690	3.810	mV	VE = 5.000 V

100H ECL DC Characteristics: VT = VE = 5.0V ± 10%

Symbol	Characteristic	0°C min	0°C max	25°C min	25°C max	85°C min	85°C max	Unit	Condition
I_{IH}	Input HIGH Current		225		175		175	µA	
I_{IL}	Input LOW Current	0.5		0.5		0.5		µA	
V_{IH}	Input HIGH Voltage	3.835	4.120	3.835	4.120	3.835	4.120	mV	VE = 5.000 V
V_{IL}	Input LOW Voltage	3.190	3.525	3.190	3.525	3.190	3.525		
V_{BB}	Output Reference Voltage	3.620	3.740	3.620	3.740	3.620	3.740	mV	VE = 5.000 V


DC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H642/100H642

ECL/TTL-naar-TTL clock-driver

- genereert clock-signalen voor 68030/040
- voldoet aan skew-eisen voor 030/040
- TTL of ECL ingangsclock
- asynchrone reset
- enkele +5 V voeding
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL



Pin	Symbol	Description
1	Q3	Signal Output (TTL)**
2	VT	TTL V_{CC} (+5.0 V)
3	VT	TTL V_{CC} (+5.0 V)
4	Q4	Signal Output (TTL)**
5	Q5	Signal Output (TTL)**
6	GT	TTL Ground (0 V)
7	GT	TTL Ground (0 V)
8	Q6	Signal Output (TTL)**
9	Q7	Signal Output (TTL)**
10	VT	TTL V_{CC} (+5.0 V)
11	SEL	Input Select (TTL)
12	DT	TTL Signal Input
13	GE	ECL Ground (0 V)
14	R	Reset (TTL)
15	VE	ECL V_{CC} (+5.0 V)
16	DE	ECL Signal Input (Non-Inverting)
17	$\overline{DE}$	ECL Signal Input (Inverting)
18	V_{BB}	V_{BB} Reference Output
19	VT	TTL V_{CC} (+5.0 V)
20	Q0	Signal Output (TTL)*
21	GT	TTL Ground (0 V)
22	GT	TTL Ground (0 V)
23	Q1	Signal Output (TTL)*
24	VT	TTL V_{CC} (+5.0 V)
25	VT	TTL V_{CC} (+5.0 V)
26	Q2	Signal Output (TTL)**
27	GT	TTL Ground (0 V)
28	GT	TTL Ground (0 V)

*Divide by 2
**Divide by 4

Aansluitgegevens.


8.4 Level-shifters 10k-serie ECL

Function:


Reset(R): LOW on RESET forces all Q outputs LOW.
Select(SEL): LOW selects the ECL input source (DE/$\overline{DE}$).
HIGH selects the TTL input source (DT).

The H642 also contains circuitry to force a stable input state of the ECL differential input pair, should both sides be left open. In this Case, the D side of the input is pulled LOW, and $\overline{D}$ goes HIGH.

Power Up: The device is designed to have positive edges of the ÷2 and ÷4 outputs synchronized at Power Up.



Logisch schema en functies.



Timing-diagram.

8.4 Level-shifters 10k-serie ECL

AC CHARACTERISTICS: VT = VE = 5.0 V ±5%

Test Symbol	Characteristic		T_A = 0°C		T_A = 25°C		T_A = 85°C		Unit	Condition
			Min	Max	Min	Max	Min	Max		
t_{PLH} t_{PHL}	Propagation Delay D to Output	Q2–Q7 C ECL C TTL	 5.0 5.2	 6.0 6.2	 5.0 5.1	 6.0 6.1	 5.4 5.5	 6.4 6.5	ns	CL = 25 pF
tskpp	Part-to-Part Skew			1.0		1.0		1.0	ns	
tskwd	Within-Device Skew			0.5		0.5		0.5	ns	
t_{PLH} t_{PHL}	Propagation Delay D to Output	Q0, Q1 C ECL C TTL	 5.0 5.1	 6.0 6.1	 5.0 5.1	 6.0 6.1	 5.4 5.5	 6.4 6.5	ns	CL = 25 pF
tskpp	Part-to-Part Skew	All Outputs		2.0		2.0		2.0	ns	CL = 25 pF
tskwd	Within-Device Skew			1.0		1.0		1.0	ns	CL = 25 pF
t_{PD}	Propagation Delay R to Output	All Outputs	4.3	6.3	4.3	6.3	5.0	7.0	ns	CL = 25 pF
t_R t_F	Output Rise/Fall Time 0.8 V to 2.0 V	All Outputs		2.5 2.5		2.5 2.5		2.5 2.5	ns	CL = 25 pF
f_{MAX}*	Maximum Input Frequency		100		100		100		MHz	CL = 25 pF
RPW	Reset Pulse Width		1.5		1.5		1.5		ns	
RRT	Reset Recovery Time		1.25		1.25		1.25		ns	

*NOTE: MAX Frequency is 135 MHz.

AC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H/100H DC CHARACTERISTICS: VT = VE = 5.0 V ±5%

Test Symbol	Characteristic		T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 85°C Min	T_A = 85°C Max	Unit	Condition
I_{EE}	Power Supply Current	ECL		57		57		57	mA	VE Pin
I_{CCH}		TTL		30		30		30	mA	Total All VT Pins
I_{CCL}				30		30		30	mA	
V_{IH} V_{IL}	Input HIGH Voltage Input LOW Voltage		2.0	 0.8	2.0	 0.8	2.0	 0.8	V	
I_{IH}	Input HIGH Current			20 100		20 100		20 100	µA	V_{IN} = 2.7 V V_{IN} = 7.0 V
I_{IL}	Input LOW Current			−0.6		−0.6		−0.6	mA	V_{IN} = 0.5 V
V_{OH}	Output HIGH Voltage		2.5 2.0		2.5 2.0		2.5 2.0		V	I_{OH} = −3.0 mA I_{OH} = −15 mA
V_{OL}	Output LOW Voltage			0.5		0.5		0.5	V	I_{OL} = 24 mA
V_{IK}	Input Clamp Voltage			−1.2		−1.2		−1.2	V	I_{IN} = −18 mA
I_{OS}	Output Short Circuit Current		−100	−225	−100	−225	−100	−225	mA	V_{OUT} = 0 V

10H ECL CHARACTERISTICS: VT = VE = 5.0 V ±5%

Test Symbol	Characteristic	T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 85°C Min	T_A = 85°C Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH} V_{IL}	* NOTE Input HIGH Voltage Input LOW Voltage	3.83 3.05	4.16 3.52	3.87 3.05	4.19 3.52	3.94 3.05	4.28 3.555	V	V_{EE} = 5.0 V
V_{BB}	* NOTE Output Reference Voltage	3.62	3.73	3.65	3.75	3.69	3.81	V	

100H ECL CHARACTERISTICS: VT = VE = 5.0 V ±5%

Test Symbol	Characteristic	T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 85°C Min	T_A = 85°C Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH} V_{IL}	* NOTE Input HIGH Voltage Input LOW Voltage	3.835 3.190	4.120 3.525	3.835 3.190	4.120 3.525	3.835 3.190	4.120 3.525	V	V_{EE} = 5.0 V
V_{BB}	* NOTE Output Reference Voltage	3.620	3.740	3.620	3.740	3.620	3.740	V	

*NOTE: ECL LEVELS are referenced to V_{CC} and will vary 1:1 with the power supply. The VALUES shown are for V_{CC} = 5.0 V.


DC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H643/100H643


ECL-naar-TTL clock-driver

- 1:8 low skew translating clock-driver
- dubbele voeding
- gegarandeerde skew-specificaties
- latch met reset en enable
- V_{BB}-uitgang
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL



PIN	FUNCTION
OGND	TTL Output Ground (0 V)
OVT	TTL Output V_{CC} (+5.0 V)
IGND	Internal TTL GND (0 V)
IVT	Internal TTL V_{CC} (+5.0 V)
V_{EE}	ECL V_{EE} (−5.2/−4.5 V)
V_{CCE}	ECL Ground (0 V)
D, $\overline{D}$	Signal Input (ECL)
V_{BB}	V_{BB} Reference Output
Q0–Q7	Signal Outputs (TTL)
$\overline{EN}$	Enable Input (ECL)
LEN	Latch Enable Input (ECL)

Aansluitgegevens.



TRUTH TABLE

D	LEN	$\overline{EN}$	Q
L	L	L	L
H	L	L	H
X	H	L	Q_0
X	X	H	L

Logisch schema.

8.4 Level-shifters 10k-serie ECL

DC CHARACTERISTICS: IVT = OVT = 5.0 V ±5%; V_{EE} = –5.2 V ±5% (10H version)
V_{EE} = –4.5 V ±0.3 V (100H version)

Symbol	Characteristic		0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
V_{OH}	Output HIGH Voltage		2.5 2.0		2.5 2.0		2.5 2.0		V	I_{OH} = –3.0 mA I_{OH} = –15 mA
V_{OL}	Output LOW Voltage			0.5		0.5		0.5	V	I_{OL} = 48 mA
I_{OS}	Output Short Circuit Current		–100	–225	–100	–225	–100	–225	mA	V_{OUT} = 0 V
I_{EE}	Power Supply Current	ECL		42		42		42	mA	V_{EE} Pins
I_{CCL}		TTL		95		95		96	mA	Total all OVT and IVT pins
I_{CCH}				82		82		82	mA	

AC CHARACTERISTICS: IVT = OVT = 5.0 V ±5%; V_{EE} = –5.2 V ±5% (10H version)
V_{EE} = –4.5 V ±0.3 V (100H version)

Symbol	Characteristic		0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
t_{PLH} t_{PHL}	Propagation Delay to Output	Q0–Q7	TBD*	TBD*	TBD*	TBD*	TBD*	TBD*	ns	CL = 50 pF
tskpp	Part-to-Part Skew			1.0		1.0		1.0	ns	
tskwd	Within-Device Skew			0.5		0.5		0.5	ns	
t_w	Pulse Width Out HIGH or LOW @ f_{OUT} = 50 MHz	Q0–Q7	9.0		9.0		9.0		ns	CL = 50 pF Relative to 1.5 V
t_R t_F	Output Rise/Fall Time 1.0 V–2.0 V	All Outputs		1.2 1.2		1.2 1.2		1.2 1.2	ns	CL = 50 pF

10H DC CHARACTERISTICS: IVT = OVT = 5.0 V ±5%; V_{EE} = –5.2 V ±5% (10H version)
V_{EE} = –4.5 V ±0.3 V (100H version)

Symbol	Characteristic	0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH} V_{IL}	Input HIGH Voltage Input LOW Voltage	–1170 –1950	–840 –1480	–1130 –1950	–810 –1480	–1070 –1950	–735 –1450	mV	
V_{BB}	Output Reference Voltage	–1380	–1270	–1350	–1250	–1310	–1190	mV	

100H DC CHARACTERISTICS: IVT = OVT = 5.0 V ±5%; V_{EE} = –5.2 V ±5% (10H version)
V_{EE} = –4.5 V ±0.3 V (100H version)

Symbol	Characteristic	0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH} V_{IL}	Input HIGH Voltage Input LOW Voltage	–1165 –1810	–880 –1475	–1165 –1810	–880 –1475	–1165 –1810	–880 –1475	mV	
V_{BB}	Output Reference Voltage	–1380	–1260	–1380	–1260	–1380	–1260	mV	


Karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H644/100H644


ECL/TTL-naar-TTL clock-driver

- genereert clock-signalen voor 68030/040
- voldoet aan skew-eisen van 030/040
- TTL of ECL ingangsclock
- asynchrone reset
- enkele +5 V voeding
- extra voeding/massa-aansluiting
- functioneel gelijk aan 10H640/100H640
- 20-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL



PIN	FUNCTION
GT	TTL Ground (0 V)
VT	TTL V_{CC} (+5.0 V)
VE	ECL V_{CC} (+5.0 V)
GE	ECL Ground (0 V)
DE, $\overline{DE}$	ECL Signal Input (positive ECL)
V_{BB}	V_{BB} Reference Output
DT	TTL Signal Input
Qn, $\overline{Qn}$	Signal Outputs (TTL)
SEL	Input Select (TTL)
R	Reset (TTL)

Aansluitgegevens.



Function

Reset (R): LOW on RESET forces all Q outputs LOW and all $\overline{Q}$ outputs HIGH.


Power-Up: The device is designed to have the POS edges of the ÷2 and ÷4 outputs synchronized at power up.

Select (SEL): LOW selects the ECL input source (DE/$\overline{DE}$). HIGH selects the TTL input source (DT).

The 'H644 also contains circuitry to force a stable state of the ECL input differential pair, should both sides be left open. In this case, the DE side of the input is pulled LOW, and $\overline{DE}$ goes HIGH.

Logisch schema en functies.

8.4 Level-shifters 10k-serie ECL



MC10H/100H644 Clock Phase and Reset Recovery Time After Reset Pulse

Timing-diagram.

AC CHARACTERISTICS: VT = VE = 5.0 V ±5%										
			0°C		25°C		85°C			
Symbol	Characteristic		Min	Max	Min	Max	Min	Max	Unit	Condition
t_{PLH} t_{PHL}	Propagation Delay ECL D to Output	Q0–Q3	4.9	5.9	4.9	5.9	5.2	6.2	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay TTL D to Output		5.0	6.0	5.0	6.0	5.3	6.3	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay ECL D to Output	Q0, Q1	4.9	5.9	4.9	5.9	5.2	6.2	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay TTL D to Output		5.0	6.0	5.0	6.0	5.3	6.3	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay ECL D to Output	Q4, Q5	4.9	5.9	4.9	5.9	5.2	6.2	ns	CL = 25 pF
t_{PLH} t_{PHL}	Propagation Delay TTL D to Output		5.0	6.0	5.0	6.0	5.3	6.3	ns	CL = 25 pF
tskwd	Within-Device Skew	All Outputs		0.5		0.5		0.5	ns	CL = 25 pF
t_{PD}	Propagation Delay R to Output	All Outputs	4.3	6.3	4.3	6.3	5.0	7.0	ns	CL = 25 pF
t_R t_F	Output Rise/Fall Time 0.8 V – 2.0 V	All Outputs		2.5 2.5		2.5 2.5		2.5 2.5	ns	CL = 25 pF
f_{max}	Maximum Input Frequency		135		135		135		MHz	CL = 25 pF
t_{pw}	Minimum Pulse Width		1.5		1.5		1.5		ns	
t_{rr}	Reset Recovery Time		1.25		1.25		1.25		ns	

AC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

DC CHARACTERISTICS: VT = VE = 5.0 V ±5%										
			0°C		25°C		85°C			
Symbol	Characteristic		Min	Max	Min	Max	Min	Max	Unit	Condition
I_{EE}	Power Supply Current	ECL		75		75		75	mA	VE Pin
I_{CCH}		TTL		40		40		40	mA	Total all VT pins
I_{CCL}				40		40		40	mA	

TTL DC CHARACTERISTICS: VT = VE = 5.0 V ±5%									
		0°C		25°C		85°C			
Symbol	Characteristic	Min	Max	Min	Max	Min	Max	Unit	Condition
V_{IH} V_{IL}	Input HIGH Voltage Input LOW Voltage	2.0	 0.8	2.0	 0.8	2.0	 0.8	V	
I_{IH}	Input HIGH Current		20 100		20 100		20 100	µA	V_{IN} = 2.7 V V_{IN} = 7.0 V
I_{IL}	Input LOW Current		−0.6		−0.6		−0.6	mA	V_{IN} = 0.5 V
V_{OH}	Output HIGH Voltage	2.5 2.0		2.5 2.0		2.5 2.0		V	I_{OH} = −3.0 mA I_{OH} = −15 mA
V_{OL}	Output LOW Voltage		0.5		0.5		0.5	V	I_{OL} = 24 mA
V_{IK}	Input Clamp Voltage		−1.2		−1.2		−1.2	V	I_{IN} = −18 mA
I_{OS}	Output Short Circuit Current	−100	−225	−100	−225	−100	−225	mA	V_{OUT} = 0 V

10H ECL DC CHARACTERISTICS: VT = VE = 5.0 V ±5%									
		0°C		25°C		85°C			
Symbol	Characteristic	Min	Max	Min	Max	Min	Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH}* V_{IL}*	Input HIGH Voltage Input LOW Voltage	3.83 3.05	4.16 3.52	3.87 3.05	4.19 3.52	3.94 3.05	4.28 3.555	V	VE = 5.0 V
V_{BB}	Output Reference Voltage	3.62	3.73	3.65	3.75	3.69	3.81	V	

100H ECL DC CHARACTERISTICS: VT = VE = 5.0 V ±5%									
		0°C		25°C		85°C			
Symbol	Characteristic	Min	Max	Min	Max	Min	Max	Unit	Condition
I_{IH} I_{IL}	Input HIGH Current Input LOW Current	 0.5	225	 0.5	175	 0.5	175	µA	
V_{IH}* V_{IL}*	Input HIGH Voltage Input LOW Voltage	3.835 3.19	4.12 3.525	3.835 3.19	4.12 3.525	3.835 3.19	4.12 3.525	V	VE = 5.0 V
V_{BB}*	Output Reference Voltage	3.62	3.74	3.62	3.74	3.62	3.74	V	


DC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H645


TTL-naar-TTL clock-driver

- gegarandeerde skew-specificaties
- interne differentiële ECL-schakelingen
- enkele +5 V voeding
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- ingangsclock gemultiplexed



PIN	FUNCTION
GT	TTL Ground (0V)
VT	TTL VCC (+5.0V)
VE	ECL VCC (+5.0V)
GE	ECL Ground (0V)
Dn	TTL Signal Input
O0 – O8	TTL Signal Outputs
SEL	TTL Mux Select

Aansluitgegevens.



TRUTH TABLE

D0	D1	SEL	Q
L	X	L	L
H	X	L	H
X	L	H	L
X	H	H	H

Logisch schema.

8.4 Level-shifters 10k-serie ECL

Rating	Symbol	Value	Unit
Power Supply Voltage	VE (ECL)	-0.5 to +7.0	V
Power Supply Voltage	VT (TTL)	-0.5 to +7.0	V
Input Voltage	VI (TTL)	-0.5 to +7.0	V
Disabled 3-State Output	Vout	0.0 to VT	V
Storage Temperature	T_{stg}	-65 to 150	°C
Operating Temperature	T_{amb}	0.0 to +85	°C

Absoluut maximale waarden.

AC Characteristics: VT = VE = 5.0 V ± 5%

Symbol	Characteristic		0°C Min	0°C Max	25°C Min	25°C Max	85°C Min	85°C Max	Unit	Condition
t_{PLH} t_{PHL}	Propagation Delay D to Output	Q0 - Q8	5.2	6.2	5.2	6.2	5.6	6.6	ns	CL = 50pF
t_{skpp}	Part-to-Part Skew			1.0		1.0		1.0	ns	
t_{skwd}	Within-Device Skew			0.65		0.65		0.65	ns	
t_{PLH} t_{PHL}	Propagation Delay SEL to Q	Q0 - Q8	5.2	7.3	5.2	7.2	5.7	7.7	ns	CL = 50pF
t_R	Output Rise/Fall Time 1.0V to 2.0V	Q0 - Q8	0.5	1.7	0.5	1.7	0.5	1.7	ns	CL = 50pF
t_F			0.2	1.6	0.5	1.6	0.5	1.6	ns	
t_S	Setup Time SEL to D		1.0		1.0		1.0		ns	

AC-karakteristieken.

Symbol	Characteristic		0°C min	0°C max	25°C min	25°C max	85°C min	85°C max	Unit	Condition
I_{EE}	Power Supply Current	ECL		30		30		30	mA	VE Pin
I_{CCH}		TTL		30		30		30	mA	Total all VT pins
I_{CCL}				35		35		35	mA	
V_{OH}	Output HIGH Voltage		2.5		2.5		2.5		V	I_{OH} = -3mA
			2.0		2.0		2.0		V	I_{OH} = -15mA
V_{OL}	Output LOW Voltage			0.50		0.50		0.50	V	I_{OL} = 24mA
I_{OS}	Output Short Circuit Current		-100	-225	-100	-225	-100	-225	mA	V_{OUT} = 0 V


DC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H660/100H660


4-bit ECL-naar-TTL DRAM-driver

- 4-bit ECL-in translating DRAM adresdriver
- geschikt voor het aandrijven van TTL-compatibele DRAM-ingangen vanuit een ECL-systeem
- dubbele TTL-uitgangen
- dubbele voeding, ECL en TTL
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL



PIN	FUNCTION
OGND[0:3]	Output Ground (0V)
OVT01, OVT23	Output VCCT (+5.0 V)
IGND01, IGND23	Internal TTL Ground (0V)
IVT01, IVT23	Internal TTL VCCT (+5.0 V)
VEE	ECL Neg. Supply (−5.2 / −4.5 V)
VCCE	ECL Ground (0V)
D[0:3]	Data Inputs (ECL)
Q[0:3]A, Q[0:3]B	Data Outputs (TTL levels)
LEN	Latch Enable (ECL)
R	Reset (ECL)

Aansluitgegevens.



D	LEN	R	Q
L	H	L	L
H	H	L	H
X	L	L	Q_0
X	X	H	L

Logisch schema.

8.4 Level-shifters 10k-serie ECL

DC Characteristics: V_{CCT} = 5.0V ± 10%; V_{EE} = –5.2V ± 5% (10H version)

AC Characteristics: V_{EE} = –4.2V – –5.46V (100H version)

Symbol	Characteristic		0°C min	0°C max	25°C min	25°C max	85°C min	85°C max	Unit	Condition
I_{EE}	Power Supply Current	ECL		41.8		44.0		46.2	mA	
I_{CCH}		TTL		77.0		77.1		79.2	mA	
I_{CCL}				94.6		95.7		96.8	mA	
t_s	Set-up Time, D to $\overline{LEN}$		0.0		0.0		0.0		ns	
t_n	Hold Time, D to $\overline{LEN}$		1.5		1.5		1.5		ns	
t_w(H)	LEN Pulse Width, HIGH		2.0		2.0		2.0		ns	
t_R t_F	Output Rise/Fall Time 1.0 V – 2.0V		TBD	TBD	TBD	TBD	TBD	TBD	ns	
t_{PLH} t_{PHL}	Propagation Delay to Output	D	3.4	6.0	3.4	6.0	3.4	6.0	ns	C_L = 100 pF
			4.0	8.0	4.0	8.0	4.0	8.0		C_L = 200 pF
			4.5	9.5	4.5	9.5	4.5	9.5		C_L = 300 pF
	50% point of ECL input to 1.5 V point of TTL output	$\overline{LEN}$	4.3	6.9	4.3	6.9	4.3	6.9	ns	C_L = 100 pF
			4.9	8.9	4.9	8.9	4.9	8.9		C_L = 200 pF
			5.4	10.4	5.4	10.4	5.4	10.4		C_L = 300 pF
t_{PHL}	Propagation Delay to Output	R	4.1	9.1	4.1	9.1	4.1	9.1	ns	C_L = 100 pF
			4.5	8.5	4.5	8.5	4.5	8.5		C_L = 200 pF
			5.0	10.0	5.0	10.0	5.0	10.0		C_L = 300 pF
t_{PLH}	Propagation Delay to Output	D	3.9	5.9	3.9	5.9	4.0	6.1	ns	C_L = 100 pF
			4.8	7.2	4.8	7.2	5.0	7.4		C_L = 200 pF
			5.8	8.8	5.8	8.8	5.9	8.9		C_L = 300 pF
	50% point of ECL input to 2.4 V point of TTL output	$\overline{LEN}$	4.7	7.1	4.7	7.1	4.8	7.2	ns	C_L = 100 pF
			5.5	8.3	5.5	8.3	5.6	8.4		C_L = 200 pF
			6.3	9.5	6.3	9.5	6.4	9.6		C_L = 300 pF
t_{PHL}	Propagation Delay to Output	D	4.5	6.7	4.5	6.7	4.4	6.6	ns	C_L = 100 pF
			6.0	9.0	6.0	9.0	6.0	9.0		C_L = 200 pF
			7.0	10.6	7.0	10.6	6.9	10.3		C_L = 300 pF
	50% point of ECL input to 0.8 V point of TTL output	$\overline{LEN}$	4.0	6.0	4.0	6.0	4.0	6.0	ns	C_L = 100 pF
			4.9	7.3	4.9	7.3	4.9	7.3		C_L = 200 pF
			6.0	9.0	6.0	9.0	5.9	8.9		C_L = 300 pF
		R	4.3	6.5	4.3	6.5	4.3	6.5	ns	C_L = 100 pF
			6.1	9.1	6.1	9.1	6.1	9.1		C_L = 200 pF
			7.2	10.8	7.2	10.8	7.2	10.8		C_L = 300 pF

Algemene specificaties.

8.4 Level-shifters 10k-serie ECL

TTL DC Characteristics: V_{CCT} = 5.0V ± 10%; V_{EE} = –5.2V ± 5% (10H version)
V_{EE} = –4.2V – –5.46V (100H version)

Symbol	Characteristic	0°C		25°C		85°C		Unit	Condition
		min	max	min	max	min	max		
V_{OH}	Output HIGH Voltage	2.6		2.6		2.6		V	I_{OH} = –24 mA
V_{OL}	Output LOW Voltage		0.50		0.50		0.50	V	I_{OL} = 24mA
I_{OS}	Output Short Circuit Current*		*		*		*	V	See Note 1

10H ECL DC Characteristics: V_{CCT} = 5.0V ± 10%; V_{EE} = –5.2V ± 5%

Symbol	Characteristic	0°C		25°C		85°C		Unit	Condition
		min	max	min	max	min	max		
I_{IH}	Input HIGH Current		225		145		145	µA	
I_{IL}	Input LOW Current	1.5		1.0		1.0		µA	
V_{IH}	Input HIGH Voltage	-1170	-840	-1130	-810	-1060	-720	mV	
V_{IL}	Input LOW Voltage	-1950	-1480	-1950	-1480	-1950	-1445		

100H ECL DC Characteristics: V_{CCT} = 5.0V ± 10%; V_{EE} = –4.2V – –5.46V (100H version)

Symbol	Characteristic	0°C		25°C		85°C		Unit	Condition
		min	max	min	max	min	max		
I_{IH}	Input HIGH Current		225		145		145	µA	
I_{IL}	Input LOW Current	1.5		1.0		1.0		µA	
V_{IH}	Input HIGH Voltage	-1165	-880	-1165	-880	-1165	-880	mV	
V_{IL}	Input LOW Voltage	-1810	-1475	-1810	-1475	-1810	-1475		


DC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H680/100H680


4-bit differentiële ECL-bus-naar-TTL-bus transceiver

- differentiële ECL-bus I/O-poorten, 25 Ω
- TTL-bus I/O-poorten
- dubbele voeding, TTL en ECL
- richting- en chip-enable control
- extra voeding/massa-aansluiting
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL



Pin	Function
GND[1:4]	TTL Ground
V_{CCO}[1:4]	ECL V_{CC} (0 V) — Outputs
V_{CCE}	ECL V_{CC} (0 V)
V_{CCT}[1:2]	TTL Supply (+5.0 V)
V_{EE}	ECL Supply (−5.2/−4.5 V)
EIO[0:3]	ECL I/O Non-Inverting Ports
EIO[0:3]B	ECL I/O Inverting Ports
TIO[0:3]	TTL I/O Ports
TDIR	TTL Direction Control
EDIR	ECL Direction Control
TCEB	TTL Chip Enable Bar Control
ECEB	ECL Chip Enable Bar Control

Aansluitgegevens.



Logisch schema.

8.4 Level-shifters 10k-serie ECL

MC10/100H680 TRUTH TABLE

TDIR — Direction Control TTL Levels
EDIR — Direction Control ECL Levels
TCEB — Chip Enable Bar Control TTL Levels
ECEB — Chip Enable Bar Control ECL Levels
TIN — TTL Input
TOUT — TTL Output
EIN — ECL Input
EINB — ECL Input Bar
EOUT — ECL Output
EOUTB — ECL Output Bar

H — HIGH
L — LOW
LC — ECL Low Cutoff (VTT = –2.0 V)
X — Don't Care
Z — High Impedance

ECEB	TCEB	EDIR	TDIR	EIN	EINB	EOUT	EOUTB	TIN	TOUT	COMMENTS
H	X	X	X	X	X	LC	LC	X	Z	ECL and TTL Outputs Disabled
X	H	X	X	X	X	LC	LC	X	Z	ECL and TTL Outputs Disabled
L	L	H	X	H	LC			NA	H	ECL to TTL Direction
L	L	H	X	LC	H			NA	L	ECL to TTL Direction
L	L	H	X	LC	LC			NA	L	ECL to TTL Direction (L-L Cond.)
L	L	X	H	H	LC			NA	H	ECL to TTL Direction
L	L	X	H	LC	H			NA	L	ECL to TTL Direction
L	L	X	H	LC	LC			NA	L	ECL to TTL Direction (L-L Cond.)
L	L	L	L	NA	NA	H	LC	H		TTL to ECL Direction
L	L	L	L	NA	NA	LC	H	L		TTL to ECL Direction

Waarheidstabel.

ABSOLUTE RATINGS (Do not exceed):			
Power Supply Voltage	V_{EE} (ECL)	–8.0 to 0	Vdc
Power Supply Voltage	V_{CCT} (TTL)	–0.5 to +7.0	Vdc
Input Voltage	V_I (ECL) V_I (TTL)	0.0 to V_{EE} –0.5 to +7.0	Vdc
Disabled 3-State Output	V_{out} (TTL)	0.0 to V_{CCT}	Vdc
Output Source Current Continuous	I_{out} (ECL)	100	mAdc
Output Source Current Surge	I_{out} (ECL)	200	mAdc
Storage Temperature	T_{stg}	–65 to 150	°C
Operating Temperature	T_{amb}	0.0 to +7.5	°C

Absoluut maximale waarden.

8.4 Level-shifters 10k-serie ECL

10H/100H TTL DC CHARACTERISTICS: V_{CCT} = +5.0 V ±10%, V_{EE} = −5.2 ±5% (10H Version)
V_{EE} = −4.5 V ±0.3 (100H Version)

Test Symbol	Parameter	T_A = 0°C		T_A = 25°C		T_A = 75°C		Unit	Condition
		Min	Max	Min	Max	Min	Max		
V_{IH}	Standard Input	2.0		2.0		2.0		Vdc	
V_{IL}	Standard Input		0.8		0.8		0.8		
V_{IK}	Input Clamp		−1.2		−1.2		−1.2	Vdc	I_{IN} = −18 mA
V_{OH}	Output HIGH Voltage	2.5		2.5		2.5		V	I_{OH} = −3.0 mA
	Output HIGH Voltage	2.0		2.0		2.0			I_{OH} = −15 mA
V_{OL}	Output LOW Voltage		0.55		0.55		0.55	V	I_{OL} = 48 mA
I_{IH}*	TTL (Input HIGH)		20		20		20	µA	V_{in} = 2.7 V
	TTL (Input HIGH)		100		100		100		V_{in} = 7.0 V
I_{IL}*	TTL (Input LOW)		−0.6		−0.6		−0.6	mA	V_{in} = 0.5 V
I_{CCL}	Supply Current		75		75		75	mA	
I_{CCH}	Supply Current		70		70		70	mA	
I_{CCZ}	Supply Current		70		70		70	mA	
I_{OS}	Output Short Circuit Current	−100	−225	−100	−225	−100	−225	mA	V_{OUT} = 0 V
10H/100H ECL DC CHARACTERISTICS:									
I_{EE}	Supply Current/ECL		110		110		110	mA	
I_{INH}	Input HIGH Current		225		145		145	µA	
I_{INL}	Input LOW Current		0.5		0.5		0.3	µA	
V_{OH}	Output HIGH Voltage	−1100	−840	−1100	−810	−1100	−735	mV	25 Ω to −2.1 V
V_{OL}	Output LOW Voltage	−2.1	−2.03	−2.1	−2.03	−2.1	−2.03	V	

CONTROL INPUTS ONLY
10H ECL DC CHARACTERISTICS: V_{CCT} = +5.0 ±10%, V_{EE} = −5.2 ±5%

Test Symbol	Parameter	T_A = 0°C		T_A = 25°C		T_A = 75°C		Unit	Condition
		Min	Max	Min	Max	Min	Max		
V_{IH}	Input HIGH Voltage	−1170	−840	−1130	−810	−1070	−735	mV	
V_{IL}	Input LOW Voltage	−1950	−1480	−1950	−1480	−1950	−1450		

CONTROL INPUTS ONLY
100H ECL DC CHARACTERISTICS: V_{CCT} = +5.0 ±10%, V_{EE} = −4.5 ±0.03 V

Test Symbol	Parameter	T_A = 0°C		T_A = 25°C		T_A = 75°C		Unit	Condition
		Min	Max	Min	Max	Min	Max		
V_{IH}	Input HIGH Voltage	−1165	−880	−1165	−880	−1165	−880	mV	
V_{IL}	Input LOW Voltage	−1810	−1475	−1810	−1475	−1810	−1475		

DC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

ECL TO TTL DIRECTION / AC TEST

Test Symbol	Parameter	Waveforms	T_A = 0°C		T_A = 25°C		T_A = 75°C		Unit	Condition
			Min	Max	Min	Max	Min	Max		
t_{PLH} t_{PHL}	Propagation Delay to Output	2, 4	2.7	4.8	2.7	4.8	2.7	4.8	ns	CL = 50 pF
t_{PZH} t_{PZL}	ECEB to Output Enable Time	2, 5, 6	4.5 4.0	6.5 6.0	4.5 4.0	6.5 6.0	4.7 4.4	6.7 6.4	ns	CL = 50 pF
t_{PHZ} t_{PLZ}	ECEB to Output Disable Time	2, 5, 6	4.6 4.5	8.6 6.5	4.6 4.5	8.6 6.5	4.8 5.3	8.8 7.3	ns	CL = 50 pF
t_{PZH} t_{PZL}	TCEB to Output Enable Time	2, 5, 6	5.7 5.4	7.7 6.9	5.7 5.4	7.7 6.9	5.9 5.9	7.9 7.4	ns	CL = 50 pF
t_{PHZ} t_{PLZ}	TCEB to Output Disable Time	2, 5, 6	4.0 4.0	8.5 5.8	4.1 4.2	8.4 6.0	4.2 4.7	8.3 6.5	ns	CL = 50 pF
t_r/t_f	1.0 to 2.0 Vdc	3	0.4	1.5	0.4	1.5	0.4	1.5	ns	CL = 50 pF

TTL TO ECL DIRECTION / AC TEST

Test Symbol	Parameter	Waveforms	T_A = 0°C		T_A = 25°C		T_A = 75°C		Unit	Condition
			Min	Max	Min	Max	Min	Max		
t_{PLH} t_{PHL}	Propagation Delay to Output	1, 4	1.8	4.6	1.8	4.6	2.0	4.9	ns	25 Ω to −2.0 V
t_{PLH} t_{PHL}	ECEB to Output	1, 4	2.9	5.1	3.0	5.2	3.4	5.7	ns	25 Ω to −2.0 V
t_{PLH} t_{PHL}	TCEB to Output	1, 4	3.4	6.3	3.5	6.6	3.8	7.4	ns	25 Ω to −2.0 V
t_r/t_f	Output Rise/Fall Time 20%–80%	1, 3	1.0	3.4	1.0	3.4	1.0	3.4	ns	25 Ω to −2.0 V


AC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

10H681/100H681

6 x ECL-naar-TTL transceivers met latches


- aparte latch-enable control in beide richtingen
- twee latches per kanaal
- single-ended ECL I/O-poorten, 50 Ω
- TTL I/O-poorten
- dubbele voeding, ECL en TTL
- extra voeding/massa-aansluitingen
- richting- en chip-enable control
- 28-pens PLCC-behuizing
- leverbaar in 10k- of 100k-ECL



Pin	Symbol	Description
1	TI01	TTL I/O BIT 1
2	VT	TTL V_{CC} (5.0 V)
3	GT	TTL GND (0 V)
4	TI00	TTL I/O Bit 0
5	DIR	Direction Control (ECL)
6	CEB	Chip Enable Bar Control (ECL)
7	LEET	Latch Enable ECL-TTL Control (ECL)
8	LETE	Latch Enable TTL-ECL Control (ECL)
9	V_{EE}	ECL Supply (–5.2/–4.5 V)
10	EI00	ECL I/O BIT 0
11	EI01	ECL I/O BIT 1
12	EI02	ECL I/O BIT 2
13	V_{CCO}	ECL V_{CC} (0 V) — Outputs
14	EIO3	TTL I/O BIT 3
15	V_{CCE}	ECL V_{CC} (0 V)
16	EIO4	ECL I/O BIT 4
17	V_{CCO}	ECL V_{CC} (0 V) — Outputs
18	EIO5	ECL I/O BIT 5
19	TI05	TTL I/O BIT 5
20	GT	TTL GND (0 V)
21	VT	TTL V_{CC} (5.0 V)
22	TI04	TTL I/O BIT 4
23	GT	TTL GND (0 V)
24	VT	TTL V_{CC} (5.0 V)
25	TIO3	TTL I/O BIT 3
26	TIO2	TTL I/O BIT 2
27	VT	TTL V_{CC} (5.0 V)
28	GT	TTL V_{CC} (0 V)

Aansluitgegevens.

8.4 Level-shifters 10k-serie ECL



TRUTH TABLE					
CEB	DIR	LEET	LETE	EOUT	TOUT
H	X	X	X	Z	Z
L	H	L	L	Z	EIN
L	H	H	L	Z	Qo
L	L	L	L	TIN	Z
L	L	L	H	Qo	Z

Logisch schema.

ABSOLUTE RATINGS (Do not exceed):			
Power Supply Voltage	V_{EE} (ECL)	–8.0 to 0	Vdc
Power Supply Voltage	V_{CCT} (TTL)	–0.5 to +7.0	Vdc
Input Voltage	V_I (ECL) V_I (TTL)	0.0 to V_{EE} –0.5 to +7.0	Vdc
Disabled 3-State Output	V_{out} (TTL)	0.0 to V_{CCT}	Vdc
Output Source Current Continuous	I_{out} (ECL)	100	mAdc
Output Source Current Surge	I_{out} (ECL)	200	mAdc
Storage Temperature	T_{stg}	–65 to 150	°C
Operating Temperature	T_{amb}	0.0 to +7.5	°C

Absoluut maximale waarden.

8.4 Level-shifters 10k-serie ECL

10H/100H TTL DC CHARACTERISTICS: V_{CCT} = +5.0 V ±10%, V_{EE} = −5.2 ±5% (10H Version)
V_{EE} = −4.5 V ±0.3 (100H Version)

Test Symbol	Parameter	T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 75°C Min	T_A = 75°C Max	Unit	Condition
V_{IH}	Standard Input	2.0	—	2.0	—	2.0	—	Vdc	
V_{IL}	Standard Input	—	0.8	—	0.8	—	0.8		
V_{IK}	Input Clamp	—	−1.2	—	−1.2	—	−1.2	Vdc	I_{IN} = −18 mA
V_{OH}	Output HIGH Voltage	2.5	—	2.5	—	2.5	—	V	I_{OH} = −3.0 mA
	Output HIGH Voltage	2.0	—	2.0	—	2.0	—		I_{OH} = −15 mA
V_{OL}	Output LOW Voltage	—	0.55	—	0.55	—	0.55	V	I_{OL} = 48 mA
I_{IH}/I_{OZH}	Output Disable	—	70	—	70	—	70	µA	V_{OUT} = 2.7 V
I_{IL}/I_{OZL}	Current	—	200	—	200	—	200		V_{OUT} = 0.5 V
I_{CCL}	Supply Current	—	63	—	63	—	63	mA	
I_{CCH}	Supply Current	—	63	—	63	—	63	mA	
I_{CCZ}	Supply Current	—	63	—	63	—	63	mA	
I_{OS}	Output Short Circuit Current	−100	−225	−100	−225	−100	−225	mA	V_{OUT} = 0 V

10H ECL DC CHARACTERISTICS: V_{CCT} = +5.0 ±10%, V_{EE} = −5.2 ±5%

Test Symbol	Parameter	T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 75°C Min	T_A = 75°C Max	Unit	Condition
V_{IH}	Input HIGH Voltage	−1170	−840	−1130	−810	−1070	−735	mV	
V_{IL}	Input LOW Voltage	−1950	−1480	−1950	−1480	−1950	−1450		

100H ECL DC CHARACTERISTICS: V_{CCT} = +5.0 ±10%, V_{EE} = −4.5 ±0.03 V

Test Symbol	Parameter	T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 75°C Min	T_A = 75°C Max	Unit	Condition
V_{IH}	Input HIGH Voltage	−1165	−880	−1165	−880	−1165	−880	mV	
V_{IL}	Input LOW Voltage	−1810	−1475	−1810	−1475	−1810	−1475		

DC-karakteristieken.

ECL TO TTL DIRECTION AC CHARACTERISTICS

Test Symbol	Parameter	T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 75°C Min	T_A = 75°C Max	Unit	Condition
t_{PLH} t_{PHL}	Propagation Delay to Output	4.0	7.8	4.0	7.8	4.2	8.0	ns	C_L = 50 pF
t_{PLH}	LEET to	6.4	9.1	6.4	9.1	6.6	9.3	ns	C_L = 50 pF
t_{PHL}	Output	5.8	7.6	5.8	7.6	6.1	8.0		
t_{PZH}	CEB to Output	5.5	8.3	5.5	8.3	4.7	8.5	ns	C_L = 50 pF
t_{PZL}	Enable Time	5.6	8.5	5.6	8.5	5.7	8.6		
t_{PHZ}	CEB to Output	3.9	7.6	3.9	7.6	4.1	7.7	ns	C_L = 50 pF
t_{PLZ}	Disable Time	3.7	5.5	3.7	5.5	4.3	6.0		
t_r/t_f	1.0 Vdc to 2.0 Vdc	0.4	2.2	0.4	2.2	0.4	2.2	ns	C_L = 50 pF

TTL TO ECL DIRECTION AC CHARACTERISTICS

Test Symbol	Parameter	T_A = 0°C Min	T_A = 0°C Max	T_A = 25°C Min	T_A = 25°C Max	T_A = 75°C Min	T_A = 75°C Max	Unit	Condition
t_{PLH} t_{PHL}	Propagation Delay to Output	2.1	4.0	2.1	4.0	2.5	4.5	ns	50 Ω to −2.0 V
t_{PHL}	CEB to	2.3	4.0	2.5	4.0	2.9	4.3	ns	50 Ω to −2.0 V
t_{PLH}	Output	3.0	4.6	3.0	4.6	3.3	5.0		
t_{PHL} t_{PLH}	LETE to Output	2.7	4.2	2.7	4.2	3.0	4.6	ns	50 Ω to −2.0 V
t_r/t_f	Output Rise/Fall Time 20%–80%	0.4	2.2	0.4	2.2	0.4	2.2	ns	50 Ω to −2.0 V

AC-karakteristieken.

8.4 Level-shifters 10k-serie ECL

Algemene eigenschappen van de 10H600/100H600, 601, 602 en 603

10H ECL DC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5%

SYMBOL	PARAMETER	0°C		25°C		75°C		UNIT	CONDITION
		MIN	MAX	MIN	MAX	MIN	MAX		
I_{IH}	Input HIGH Current		225		145		145	μA	
I_{IL}	Input LOW Current		1.5		1.0		1.0	mA	
V_{IH}	Input HIGH Voltage	−1170	−840	−1130	−810	−1070	−735	mV	
V_{IL}	Input LOW Voltage	−1950	−1480	−1950	−1480	−1950	−1450		
V_{OH}	Output HIGH Voltage	−1020	−840	−980	−810	−920	−735	mV	50 Ω to −2.0 V
V_{OL}	Output LOW Voltage	−1950	−1630	−1950	−1630	−1950	−1600		

100H ECL DC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −4.5 V ± 0.3 V

SYMBOL	PARAMETER	0°C		25°C		75°C		UNIT	CONDITION
		MIN	MAX	MIN	MAX	MIN	MAX		
I_{IH}	Input HIGH Current		225		145		145	μA	
I_{IL}	Input LOW Current		1.5		1.0		1.0	mA	
V_{IH}	Input HIGH Voltage	−1165	−880	−1165	−880	−1165	−880	mV	
V_{IL}	Input LOW Voltage	−1810	−1475	−1810	−1475	−1810	−1475		
V_{OH}	Output HIGH Voltage	−1025	−880	−1025	−880	−1025	−880	mV	50 Ω to −2.0 V
V_{OL}	Output LOW Voltage	−1810	−1620	−1810	−1620	−1810	−1620		

TTL DC CHARACTERISTICS: V_{CCT} = 5.0 V ± 10%; V_{EE} = −5.2 V ± 5% (10H version)
V_{EE} = −4.5 V ± 0.3 V (100H version)

SYMBOL	PARAMETER	0°C		25°C		75°C		UNIT	CONDITION
		MIN	MAX	MIN	MAX	MIN	MAX		
V_{IH}	Input HIGH Voltage	2.0		2.0		2.0		V	
V_{IL}	Input LOW Voltage		0.8		0.8		0.8	V	
I_{IH}	Input HIGH Current		20		20		20	μA	V_{IN} = 2.7 V
			100		100		100		V_{IN} = 7.0 V
I_{IL}	Input LOW Current		−0.6		−0.6		−0.6	mA	V_{IN} = 0.5 V
V_{IK}	Input Clamp Voltage		−1.2		−1.2		−1.2	V	I_{IN} = −18 mA
V_{OH}	Output HIGH Voltage		2.5		2.5		2.5	V	I_{OH} = −3.0 mA
		2.0		2.0		2.0		V	I_{OH} = −15 mA
V_{OL}	Output LOW Voltage		0.55		0.55		0.55	V	I_{OL} = 48 mA

DC-karakteristieken.

3/9

Inverters en buffers

Inhoud

7434	6 niet-inverters
7435	6 niet-inverters met open collector uitgangen
741034	6 drivers
741035	6 buffers met open collector uitgangen
744049	6 inverterende buffers
744050	6 niet-inverterende buffers

3/9.3 (1)4xxx-serie CMOS

(aanvulling 9)

(1)4007	2 x complementair paar + inverter
(1)4009	6 x inverterende buffer
(1)4010	6 x buffer
(1)4041	4 x true/complement buffer
(1)4049	6 x inverterende buffer
(1)4050	6 x buffer
(1)4069	6 x inverter
(1)4502	6 x inverterende buffer
(1)40107	2 x 2 NAND-buffer, open-drain

3/9.5 Speciale IC's uit de 74C-serie

(aanvulling 55)

74C901	6 x inverterende buffer, CMOS-naar-TTL
74C903	6 x inverterende buffer, PMOS-naar-TTL of CMOS
74C902	6 x buffer, CMOS-naar-TTL
74C904	6 x buffer, PMOS-naar-TTL of CMOS
74C906	6 x N-channel open-drain buffer
74C907	6 x P-channel open-drain buffer
74C941	8 x buffers/line-receivers/line-drivers met 3-state uitgangen

3/9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

(aanvulling 66 + 67)

74ABT125, 74BCT125	4 x bus-buffer met 3-state uitgangen
74ABT126, 74BCT126	4 x bus-buffer met 3-state uitgangen
74ABT240, 74BCT240	8 x buffer/driver met invert. 3-state uitgangen
74ABT2240, 74BCT2240	8 x buffer/MOS-driver met invert. 3-state 25 Ω uitgangen
74ABT16240, 74ABT162240	16 x buffer/driver met invert. 3-state uitgangen
74ABT241, 74BCT241	8 x buffer/driver met niet-invert. 3-state uitgangen
74ABT2241, 74BCT2241	8 x buffer/driver met niet-invert. 3-state 25 Ω uitgangen
74ABT25241	8 x buffer/driver (25 Ω) met niet-invert. 3-state uitgangen
74ABT16241	16 x buffer/driver met niet-invert. 3-state uitgangen
74ABT244, 74BCT244	8 x buffer/driver met niet-invert. 3-state uitgangen
74ABT2244, 74BCT2244	8 x buffer/driver met niet-invert. 3-state 25 Ω uitgangen
74ABT25244	8 x buffer/driver (25 Ω) met niet-invert. 3-state uitgangen
74ABT16244, 74ABT162244	16 x buffer/driver met niet-invert. 3-state uitgangen
74ABT540, 74BCT540	8 x buffer/driver met invert. 3-state uitgangen
74ABT16540	16 x buffer/driver met invert. 3-state uitgangen
74ABT541, 74BCT541	8 x buffer/driver met niet-invert. 3-state uitgangen
74ABT16541	16 x buffer/driver met niet-invert. 3-state uitgangen

74ABT827	10 x buffer/driver met niet-invert. 3-state uitgangen
74BCT2827A	10 x bus/MOS memory-driver met niet-invert. 25 Ω 3-state uitgang.
74BCT29827A	10 x buffer/bus-driver met niet-invert. 3-state uitgangen
74ABT16827	20 x buffer/driver met niet-invert. 3-state uitgangen
74ABT828	10 x buffer/driver met invert. 3-state uitgangen
74BCT2828A	10 x bus/MOS memory-driver met invert. 25 Ω 3-state uitgangen
74BCT29828A	10 x buffer/bus-driver met invert. 3-state uitgangen
74ABT16828	20 x buffer/driver met invert. 3-state uitgangen

3/9.1


Achtergrond-informatie

Inverters
Een inverter wordt ook wel NIET-poort genoemd. Deze poort heeft slechts één ingang en één uitgang. In figuur 3/9.1-1 zijn de logische symbolen (waarvan het rechthoekige de voorkeur verdient) en de waarheidstabel te zien. De inverter heeft als Boole vergelijking:

$$Y = \overline{A}$$

hetgeen duidelijk is: elk ingangssignaal wordt altijd omgekeerd (het streepje boven de A betekent: het complement van A).
Wanneer twee inverters achter elkaar worden geschakeld ontstaat een dubbele inversie: $\overline{A}$ die dus weer gelijk aan het origineel is.

Buffers
Buffers hebben dezelfde logische eigenschappen als inverters. Zij kunnen echter òf een grotere uitgangsstroom òf een hogere uitgangsspanning leveren. Zij worden dus gebruikt om de uitgangssignalen van logische schakelingen aan de gestelde eisen aan te passen. Binnen de schakeling kan bijvoorbeeld een reset-signaal naar zoveel ingangen gaan dat de besturende uitgang te zwaar zou worden belast. In zo'n geval kan bijvoorbeeld een gewone inverter worden vervangen door een buffer.
Buffers worden echter het meest toegepast tussen de uitgangen van een logische schakeling en de omgeving, bijvoorbeeld wanneer er lampen, LED's of relais moeten worden bediend.



logisch symbool
NIET-poort
(inverter)

ingang A	uitgang Y
0	1
1	0

waarheidstabel

Figuur 3/9.1-1: Symbolen en waarheidstabel van een inverter.


9.1 Achtergrond-informatie

3/9.2

74xx-serie TTL en HC


7404

6 inverters



Figuur 3/9-04.

Positieve logica: Y = Ā




LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	6 18	0.6 1.7	2.8 10.2	15 30	1.2 3.6	3 14	0.65 2.9	0.01[2]	80[2]	mA
Ios	−18 −55	−3 −15	−60 −150	−40 −100	−20 −100	−30 −112	−15 −70			mA
Tplh	12	35	3.7	4.5	9	1 5	3 11	50	[3]9/8	ns
Tphl	8	31	3.2	5	10	1 4	2 8	50	[3]9/8	ns

[1]) 74 ALS 04 A [2]) μA [3]) 74 JC 04/74 HC V 04


7405

6 inverters met open collector uitgangen



Figuur 3/9-05.

Positieve logica: Y = Ā



LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	6 18	0.66 1.74		9 30	1.2 3.6		0.65 2.9		80[2]	mA
Tplh	40	60		7.5	17		23 54		13	ns
Tphl	8	33		7	15		4 14		9	ns


[1]) 74 ALS 05 A [2]) μA

7406


6 inverterende buffers/drivers met open collector uitgangen voor hoge spanning

Positieve logica: Y = Ā

Figuur 3/9-06.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H	30				9					mA
Icc L	32				35					mA
Tplh	10				7					ns
Tphl	15				10					ns




7407


6 buffers/drivers met open collector uitgangen voor hoge spanning

Figuur 3/9-07.

Positieve logica: Y = A




LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H	29				7					mA
Icc L	21				25					mA
Tplh	6				6					ns
Tphl	20				18					ns



7414


6 inverters met Schmitt-trigger ingangen

Positieve logica: $Y = \bar{A}$



Figuur 3/9-14.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	22 39		13 23		8.6 12			20[1]	20[1]	mA
Ios	−18 −55		−60 −150		−20 −100					mA
Tplh	15		4.6		15			220	12	ns
Tphl	15		5.5		15			220	12	ns




[1]) μA

7416


6 inverterende buffers met open collector uitgangen voor hoge spanning

Positieve logica: $Y = \bar{A}$



Figuur 3/9-16.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	30 32				9 35					mA
Tplh	10				7					ns
Tphl	15				10					ns




7417


6 buffers/drivers
met open collector uitgangen
voor hoge spanning

Positieve logica: Y = A

Figuur 3/9-17.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	29 21				7 25					mA
Tplh	6				6					ns
Tphl	20				18					ns




7419


6 inverters
met Schmitt-trigger ingangen,
totem-pole uitgang

Figuur 3/9-18.

Positieve logica: Y = $\bar{A}$




LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L					9.9 17					mA
Ios					–20 –100					mA
Tplh					13					ns
Tphl					18					ns



74125


4 bus-bufferpoorten met 3-state uitgangen



Figuur 3/9-125.

Positieve logica: Y = A, uit wanneer C = hoog


LOGICA	TTL	L	F	S	LS¹⁾	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc	32				11				80[2]	**mA**
Ios	–28 –70				–40 –225					**mA**
Tplh	8				9				14	**ns**
Tphl	12				7				14	**ns**



[1]) 74 LS 124 A [2]) μA

74126


4 bus-bufferpoorten met 3-state uitgangen



Figuur 3/9-126.

Positieve logica: Y = A, uit wanneer C = laag


LOGICA	TTL	L	F	S	LS¹⁾	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc	30				12				80[2]	**mA**
Ios	–28 –70				–40 –225					**mA**
Tplh	8				9				14	**ns**
Tphl	12				8				14	**ns**



[1]) 74 LS 126 A [2]) μA


74365

6 busdrivers, 3-state uitgangen met gate-enable



Figuur 3/9-365.


LOGICA	TTL[1]	L	F	S	LS[2]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	65 85		35 65		14 24				80[3]	mA
Ios	−40 −130		−100 −225		−40 −225					mA
Tplh	16		30 7.0		10				12	ns
Tphl	22		2.0 7.0		9				12	ns



[1]) 74365 A [2]) 74 LS 365 A [3]) μA


74366

6 busdrivers, 3-state geïnverteerde uitgangen met gate-enable



Figuur 3/9-366.


LOGICA	TTL[1]	L	F	S	LS[2]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L	59 77		35 65		12 21				80[3]	mA
Ios	−40 −130		−100 −225		−40 −225					mA
Tplh	17		30 7.0		7				12	ns
Tphl	16		2.0 7.0		12				12	ns



[1]) 74366 A [2]) 74 LS 366 A [3]) μA


74367

6 busdrivers met 3-state uitgangen, 2 aparte gates voor 2 x 3 bit-organisatie



Figuur 3/9-367.


LOGICA	TTL[1]	L	F	S	LS[2]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	6.5 85		35 65		14 24				80[3]	mA
Ios	–40 –130		–100 –225		–40 –225					mA
Tplh	16		3.0 7.0		10				12	ns
Tphl	22		2.0 7.0		9				12	ns



[1]) 74367 A [2]) 74 LS 367 A [3]) μA


74368

6 busdrivers met geïnverteerde 3-state uitgangen, 2 aparte gates voor 2 x 3 bit-organisatie



Figuur 3/9-368.

LOGICA	TTL[1]	L	F	S	LS[2]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L	59 77		35 65		12 21				80[3]	mA
Ios	–40 –130		–100 –225		–40 –225					mA
Tplh	17		3.0 7.0		7				12	ns
Tphl	16		2.0 7.0		12				12	ns




[1]) 74368 A [2]) 74 LS 368 A [3]) μA

74425


4 poorten met 3-state uitgangen, laag actief

positieve logica: Y = A



Figuur 3/9-425.


LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc	32									mA
Ios	-28 -70									mA
Tplh	8									ns
Tphl	12									ns



74426


4 poorten met 3-state uitgangen, hoog actief

positieve logica: Y = A




Figuur 3/9-426.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc	36									mA
Ios	-28 -70									mA
Tplh	8									ns
Tphl	12									ns




74465

8 buffers met 3-state uitgangen, actief wanneer 2 enables beiden laag



Figuur 3/9-465.




LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / Dis / L					13 / 22 / 19		11 / 23 / 19			mA
Ios					−30 / −130		−30 / −112			mA
Tplh					9		2 / 13			ns
Tphl					12		4 / 12			ns


[1] 74 ALS 465 A

74466

8 buffers met geïnverteerde 3-state uitgangen, actief wanneer 2 enables beiden laag



Figuur 3/9-466.




LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / Dis / L					6 / 17 / 14		7 / 19 / 16			mA
Ios					−30 / −130		−30 / −112			mA
Tplh					7		3 / 12			ns
Tphl					9		2 / 9			ns

[1] 74 ALS 466 A


74467

8 buffers met 3-state uitgangen, 2 aparte (4 om 4) laag actieve enables



Figuur 3/9-456.


LOGICA	TTL	L	F	S	LS	AS	ALS[1)]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H Dis L					13 22 19		11 23 19			mA
Ios					–30 –130		–112 –112			mA
Tplh					9		2 13			ns
Tphl					12		4 12			ns



1) 74 ALS 467 A


74468

8 buffers met geïnverteerde 3-state uitgangen, 2 aparte (4 om 4) laag actieve enables



Figuur 3/9-468.

LOGICA	TTL	L	F	S	LS	AS	ALS[1)]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H Dis L					6 17 14		7 19 16			mA
Ios					–30 –130		–30 –112			mA
Tplh					7		3 12			ns
Tphl					9		2 9			ns




1) 74 ALS 468 A

9.2 74xx-serie TTL en HC

741004


6 gebufferde inverters



Figuur 3/9-1004.


Positieve logica: Y = Ā

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L						3.2 17.2	0.84 7			mA
Ios						−135	−30 −112			mA
Tplh						1 3.5	1 7			ns
Tphl						1 3.5	1 6			ns



741005


6 gebufferde inverters met open collector uitgangen



Figuur 3/9-1005.

Positieve logica: Y = Ā

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L							0.9 7			mA
Tplh							5 30			ns
Tphl							2 10			ns




9.2 74xx-serie TTL en HC


7434

6 niet-inverters

Figuur 3/9.2-34.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L						7.4 / 21.3	1 / 3.5			mA
Ios						-30 / -112	-30 / -112			mA
Tplh						1 / 5.5	8			ns
Tphl						1 / 6	6			ns



INPUT A	OUTPUT Y
H	H
L	L


Positieve logika: Y = A

Waarheidstabel.

9.2 74xx-serie TTL en HC


7435

6 niet-inverters
met open-collector uitgangen



Figuur 3/9.2-35.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L							2.7 / 4.1			mA
Iol							8			mA
Tplh							20 / 50			ns
Tphl							2 / 12			ns




INPUT A	OUTPUT Y
H	H
L	L

Waarheidstabel.

Positieve logika: Y = A


9.2 74xx-serie TTL en HC

741034
6 drivers



Figuur 3/9.2-1034.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H						8.5	3			mA
Icc L						20	8			mA
Ios						-135	-30 -112			mA
Tplh						1 5	1 8			ns
Tphl						1 5	1 8			ns



INPUT A	OUTPUT Y
H	H
L	L


Positieve logika: Y = A

Waarheidstabel.

9.2 74xx-serie TTL en HC


741035

6 niet-inverters buffers
met open-collector uitgangen



Figuur 3/9.2-1035.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L							3 / 8			mA
Ioi							24			mA
Tplh							5 / 30			ns
Tphl							2 / 12			ns



INPUT A	OUTPUT Y
H	H
L	L

Positieve logika: Y = A


Waarheidstabel.

9.2 74xx-serie TTL en HC

744049

6 inverterende buffers

ook bruikbaar voor hoog-naar-laag niveau omzetting, bijvoorbeeld CMOS-naar-TTL




Figuur 3/9.2-4049.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc									20 [1]	mA
Ios									4	mA
Tplh									8	ns
Tphl									8	ns
Vin(max) [2]									-1.5 +18	V

1) μA

2) Vih mag hoger zijn dan Vcc



Positieve logika: $Y = \overline{A}$


9.2 74xx-serie TTL en HC

744050

6 inverterende buffers

ook bruikbaar voor hoog-naar-laag niveau omzetting, bijvoorbeeld CMOS-naar-TTL


Figuur 3/9.2-4050.



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc									2 [1]	mA
Ios									4	mA
Tplh									8	ns
Tphl									8	ns
Vin(max) [2]									-1.5 +18	V

1) µA

2) Vih mag hoger zijn dan Vcc



Positieve logika: Y = A

9.2 74xx-serie TTL en HC

3/9.3


(1)4xxx-serie CMOS

(1) 4007


dubbel complementair paar plus inverter

3 N-channel en 3 P-channel MOS-transistoren, bruikbaar voor inverters, puls-vormers, lineaire versterkers, drempelspanning-detectors en transmissie poorten


o.a. leverbaar: MC 14007 A/C/UB
CD 4007 A/UB
HEF 4007 UB



Figuur 3/9.3-07.



Toepassingen




INPUT	DISABLE	OUTPUT
1	0	0
0	0	1
X	1	Open


X = Don't Care

3-state buffer

9.3 (1)4xxx-serie CMOS



AND-OR-invert



INPUT	OUTPUT CONDITION
1	A = C, B = Open
0	A = B, C = Open

analoge multiplexer met 2 ingangen


(Substraten van P-channel transistoren inwendig verbonden met V_{DD}. substraten van N-channel transistoren inwendig verbonden met V_{SS}).

9.3 (1) 4xxx-serie CMOS


(1) 4009

6-voudige inverterende buffer


door aparte V_{CC}-aansluiting bruikbaar als CMOS - naar - TTL niveau-converter.



Figuur 3/9.3-09.



positieve logica: $Y = \overline{A}$



o.a. leverbaar: MC 14009 A/C
CD 4009 A/UB
TC 4009 UB


9.3 (1) 4xxx-serie CMOS


(1) 4010

6-voudige buffer

door aparte V_{CC}-aansluiting bruikbaar als CMOS - naar - TTL niveau-omzetter.


Figuur 3/9.3-10.





All N-Channel substrates = V_{SS}

positieve logica: Y = A




o.a. leverbaar: MC 14010 A/C
CD 4010 A/B
TC 4010 B

9.3 (1) 4xxx-serie CMOS


(1) 4041

4x true/complement buffer


buffer, inverterend en niet-inverterend.



Figuur 3/9.3-41.



positieve logica: $Y = \overline{A}$
$X = A$



o.a. leverbaar: CD 4041 A/UB
HEF 4041 B


9.3 (1) 4xxx-serie CMOS


(1) 4049

6-voudige inverterende buffer


bruikbaar als CMOS - naar - TTL niveau-converter, waarbij $V_{in\,H}$ hoger mag zijn dan V_{CC}, V_{DD} ontbreekt.

Figuur 3/9.3-49.





positieve logica: $Y = \overline{A}$



o.a. leverbaar: MC 14049 A/C/UB
CD 4049 UB
HEF 4049 B


9.3 (1) 4xxx-serie CMOS


(1) 4050

6-voudige buffer


bruikbaar als CMOS - naar - TTL niveau-converter, waarbij $V_{in\,H}$ hoger mag zijn dan V_{CC}, V_{DD} ontbreekt.

Figuur 3/9.3-50.





positieve logica: Y = A




o.a. leverbaar: MC 14050 A/C/B
CD 4050 B
HEF 4050 B


9.3 (1) 4xxx-serie CMOS

(1) 4069


6-voudige inverter




Figuur 3/9.3-69.



positieve logica: $Y = \overline{A}$




Toepassingen




Kristal-oscillator voor frequenties tot 10 MHz (inverter 1 wordt toegevoegd om de uitgangsspanning van de oscillator voldoende te versterken om andere CMOS-schakelingen aan te drijven.)

o.a. leverbaar: MC 14069 UB
CD 4069 UB
HEF 4069 UB



(a)



(b)


RC-oscillator
(astabiele relaxatie-oscillator).

Freq. afhankelijk van R1C1,
als $R1 \ll R2$
en $R2C2 \ll R1C1$


9.3 (1) 4xxx-serie CMOS


(1) 4502

6-voudige inverter/buffer met strobe-ingang en 3-state uitgangen



Figuur 3/9.3-502.





ingangen			uitgang
A	inhibit	disable	Y
0	0	0	1
1	0	0	0
X	1	0	0
X	X	1	Z


waarheidstabel

o.a. leverbaar: MC 14502 B
CD 4502 B
HEF 4502 B

9.3 (1) 4xxx-serie CMOS

(1) 40107

2 NAND-buffers met elk 2 ingangen en open-drain N-channel uitgangen




Figuur 3/9.3-107.

positieve logica: $Y = \overline{AB}$

ingangen B	ingangen A	uitgang Y
0	0	1
0	1	1
1	0	1
1	1	0

waarheidstabel



leverbaar: CD 40107 B

3/9.5


Speciale IC's uit de 74C-serie

74C901, 74C903


6 x inverterende buffer

- 74C901: CMOS-naar-TTL
- 74C903: PMOS-naar-TTL of CMOS

Positieve logika: $Y = \overline{A}$



Figuur 3/9.5-1.



Logisch symbool.

Voltage at Any Pin	−0.3 V to V_{CC} + 0.3 V
Voltage at any Input Pin	
MM54C901/MM74C901	−0.3 V to +15 V
MM54C903/MM74C903	V_{CC} − 17 V to V_{CC} + 0.3 V
Storage Temperature Range	−65°C to +150°C
Package Dissipation	500 mW
Operating Temperature Range	
MM74C901,	
MM74C903,	−40°C to +85°C
Operating V_{CC} Range	3.0 V to 15 V
Absolute Maximum V_{CC}	18 V
Lead Temperature (Soldering, 10 sec.)	300°C

Absolute maximale waarden.

9.5 Speciale IC's uit de 74C-serie

DC Electrical Characteristics

Min/max limits apply across temperature range unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CMOS to CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	$V_{CC}=5.0\,V$ $V_{CC}=10\,V$	3.5 8.0			V V
$V_{IN(0)}$	Logical "0" Input Voltage	$V_{CC}=5.0\,V$ $V_{CC}=10\,V$			1.5 2.0	V V
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC}=5.0\,V$, $I_O=-10\,\mu A$ $V_{CC}=10\,V$, $I_O=-10\,\mu A$	4.5 9.0			V V
$V_{OUT(0)}$	Logical "0" Output Voltage	$V_{CC}=5.0\,V$, $V_{CC}=10\,V$			0.5 1.0	V V
$I_{IN(1)}$	Logical "1" Input Current	$V_{CC}=15\,V$, $V_{IN}=15\,V$		0.005	1.0	μA
$I_{IN(0)}$	Logical "0" Input Current	$V_{CC}=15\,V$, $V_{IN}=0\,V$	−1.0	−0.005		μA
I_{CC}	Supply Current	$V_{CC}=15\,V$		0.05	15	μA
TTL to CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	54C $V_{CC}=4.5\,V$ 74C $V_{CC}=4.75\,V$	$V_{CC}-1.5$ $V_{CC}-1.5$			V V
$V_{IN(0)}$	Logical "0" Input Voltage	54C $V_{CC}=4.5\,V$ 74C $V_{CC}=4.75\,V$			0.8 0.8	V V
CMOS to TTL						
$V_{IN(1)}$	Logical "1" Input Voltage MM74C901, MM74C903	$V_{CC}=4.75\,V$	4.25			V
$V_{IN(0)}$	Logical "0" Input Voltage MM74C901, MM74C903	$V_{CC}=4.75\,V$			1.0	V
$V_{OUT(1)}$	Logical "1" Output Voltage	54C $V_{CC}=4.5\,V$, $I_O=-800\,\mu A$ 74C $V_{CC}=4.75\,V$, $I_O=-800\,\mu A$	2.4 2.4			V V
$V_{OUT(0)}$	Logical "0" Output Voltage MM74C901, MM74C903	$V_{CC}=4.75\,V$, $I_O=2.6\,mA$			0.4	V
Output Drive (See 54C/74C Family Characteristics Data Sheet) (Short Circuit Current) (MM54C901/MM74C901, MM54C903/MM74C903)						
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC}=5.0\,V$, $V_{OUT}=0\,V$ $T_A=25°C$, $V_{IN}=0\,V$	−5.0			mA
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC}=10\,V$, $V_{OUT}=0\,V$ $T_A=25°C$, $V_{IN}=0\,V$	−20			mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC}=5.0\,V$, $V_{OUT}=V_{CC}$ $T_A=25°C$, $V_{IN}=V_{CC}$	9.0			mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC}=5.0\,V$, $V_{OUT}=0.4\,V$ $T_A=25°C$, $V_{IN}=V_{CC}$	3.8			mA

AC Electrical Characteristics

$T_A=25°C$, $C_L=50\,pF$, unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
MM54C901/MM74C901, MM54C903/MM74C903						
t_{pd1}	Propagation Delay Time to a Logical "1"	$V_{CC}=5.0\,V$ $V_{CC}=10\,V$		38 22	70 30	ns ns
t_{pd0}	Propagation Delay Time to a Logical "0"	$V_{CC}=5.0\,V$ $V_{CC}=10\,V$		21 13	35 20	ns ns
C_{IN}	Input Capacitance	Any Input (Note 2)		14		pF
C_{PD}	Power Dissipation Capacity	(Note 3) Per Buffer		30		pF

Statische en dynamische karakteristieken.


9.5 Speciale IC's uit de 74C-serie

74C902, 74C904


6 x buffer
(niet- inverterend)

- 74C902: CMOS-naar-TTL
- 74C904: PMOS-naar-TTL of CMOS

Positieve logika: Y = A



Figuur 3/9.5-2.



Logisch symbool.

Voltage at Any Pin	$-0.3\,V$ to $V_{CC} + 0.3\,V$
Voltage at any Input Pin	
MM54C902/MM74C902	$-0.3\,V$ to $+15\,V$
MM54C904/MM74C904	$V_{CC} - 17\,V$ to $V_{CC} + 0.3\,V$
Storage Temperature Range	−65°C to +150°C
Package Dissipation	500 mW
Operating Temperature Range MM74C902, MM74C904	−40°C to +85°C
Operating V_{CC} Range	3.0 V to 15 V
Absolute Maximum V_{CC}	18 V
Lead Temperature (Soldering, 10 sec.)	300°C

Absolute maximale waarden.

9.5 Speciale IC's uit de 74C-serie

DC Electrical Characteristics
Min/max limits apply across temperature range unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CMOS to CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	$V_{CC} = 5.0 V$ $V_{CC} = 10 V$	3.5 8.0			V V
$V_{IN(0)}$	Logical "0" Input Voltage	$V_{CC} = 5.0 V$ $V_{CC} = 10 V$			1.5 2.0	V V
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC} = 5.0 V$, $I_O = -10 \mu A$ $V_{CC} = 10 V$, $I_O = -10 \mu A$	4.5 9.0			V V
$V_{OUT(0)}$	Logical "0" Output Voltage	$V_{CC} = 5.0 V$, $V_{CC} = 10 V$			0.5 1.0	V V
$I_{IN(1)}$	Logical "1" Input Current	$V_{CC} = 15 V$, $V_{IN} = 15 V$		0.005	1.0	μA
$I_{IN(0)}$	Logical "0" Input Current	$V_{CC} = 15 V$, $V_{IN} = 0 V$	−1.0	−0.005		μA
I_{CC}	Supply Current	$V_{CC} = 15 V$		0.05	15	μA
TTL to CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	54C $V_{CC} = 4.5 V$ 74C $V_{CC} = 4.75 V$	$V_{CC} - 1.5$ $V_{CC} - 1.5$			V V
$V_{IN(0)}$	Logical "0" Input Voltage	54C $V_{CC} = 4.5 V$ 74C $V_{CC} = 4.75 V$			0.8 0.8	V V
CMOS to TTL						
$V_{IN(1)}$	Logical "1" Input Voltage MM74C902, MM74C904	$V_{CC} = 4.75 V$	$V_{CC} - 1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage MM74C902, MM74C904	$V_{CC} = 4.75 V$			1.5	V
$V_{OUT(1)}$	Logical "1" Output Voltage	54C $V_{CC} = 4.5 V$, $I_O = -800 \mu A$ 74C $V_{CC} = 4.75 V$, $I_O = -800 \mu A$	2.4 2.4			V V
$V_{OUT(0)}$	Logical "0" Output Voltage MM74C902, MM74C904	$V_{CC} = 4.75 V$, $I_O = 3.2 mA$			0.4	V
Output Drive (See 54C/74C Family Characteristics Data Sheet) (Short Circuit Current) (MM54C902/MM74C902, MM54C904/MM74C904)						
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC} = 5.0 V$, $V_{OUT} = 0 V$ $T_A = 25°C$, $V_{IN} = V_{CC}$	−5.0			mA
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC} = 10 V$, $V_{OUT} = 0 V$ $T_A = 25°C$, $V_{IN} = V_{CC}$	−20			mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC} = 5.0 V$, $V_{OUT} = V_{CC}$ $T_A = 25°C$, $V_{IN} = 0 V$	9.0			mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC} = 5.0 V$, $V_{OUT} = 0.4 V$ $T_A = 25°C$, $V_{IN} = 0 V$	3.8			mA

AC Electrical Characteristics
$T_A = 25°C$, $C_L = 50 pF$, unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
MM54C902/MM74C902, MM54C904/MM74C904						
t_{pd1}	Propagation Delay Time to a Logical "1"	$V_{CC} = 5.0 V$ $V_{CC} = 10 V$		57 27	90 40	ns ns
t_{pd0}	Propagation Delay Time to a Logical "0"	$V_{CC} = 5.0 V$ $V_{CC} = 10 V$		54 25	90 40	ns ns
C_{IN}	Input Capacitance	Any Input (Note 2)		5.0		pF
C_{PD}	Power Dissipation Capacity	(Note 3) Per Buffer		50		pF


Statische en dynamische karakteristieken.

9.5 Speciale IC's uit de 74C-serie


74C906, 74C907

6 x open-drain buffer


- 74C906: N-channel
- 74C907: P-channel




Figuur 3/9.5-2.




Logisch symbool.




Voorbeeld-schakeling 74C906.



Intern schema 74C907.



Intern schema 74C906.



Voorbeeld-schakeling 74C907.

9.5 Speciale IC's uit de 74C-serie

Voltage at Any Input Pin	$-0.3V$ to $V_{CC}+0.3V$
Voltage at any Output Pin	
MM74C906	$-0.3V$ to $+18V$
/MM74C907	$V_{CC}-18$ to $V_{CC}+0.3V$
Operating Temperature Range	
MM74C906/MM74C907	−40°C to +85°C
Storage Temperature Range	−65°C to +150°C
Package Dissipation	500 mW
Operating V_{CC} Range	3.0V to 15V
Absolute Maximum V_{CC}	18V
Lead Temperature (Soldering, 10 seconds)	300°C

Absolute maximale waarden.

DC Electrical Characteristics Min/max limits apply across temperature range unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CMOS to CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	$V_{CC}=5.0V$ $V_{CC}=10V$	3.5 8.0			V V
$V_{IN(0)}$	Logical "0" Input Voltage	$V_{CC}=5.0V$ $V_{CC}=10V$			1.5 2.0	V V
$I_{IN(1)}$	Logical "1" Input Current	$V_{CC}=15V$, $V_{IN}=15V$		0.005	1.0	μA
$I_{IN(0)}$	Logical "0" Input Current	$V_{CC}=15V$, $V_{IN}=0V$	−1.0	−0.005		μA
I_{CC}	Supply Current	$V_{CC}=15V$, Output Open		0.05	15	μA
	Output Leakage MM74C906	$V_{CC}=4.75V$, $V_{IN}=V_{CC}-1.5$ $V_{CC}=4.75V$, $V_{OUT}=18V$		0.005	5	μA
	MM74C907	$V_{CC}=4.75V$, $V_{IN}=1.0V+0.1V_{CC}$ $V_{CC}=4.75V$, $V_{OUT}=V_{CC}-18V$		0.005	5	μA
CMOS/LPTTL Interface						
$V_{IN(1)}$	Logical "1" Input Voltage	54C, $V_{CC}=4.5V$ 74C, $V_{CC}=4.75V$	$V_{CC}-1.5$ $V_{CC}-1.5$			V V
$V_{IN(0)}$	Logical "0" Input Voltage	54C, $V_{CC}=4.5V$ 74C, $V_{CC}=4.75V$			0.8 0.8	V V
Output Drive Current						
	MM74C906	$V_{CC}=4.75V$, $V_{IN}=1.0V+0.1V_{CC}$ $V_{CC}=4.75V$, $V_{OUT}=0.5V$ $V_{CC}=4.75V$, $V_{OUT}=1.0V$	2.1 4.2	8.0 12		mA mA
	MM74C907	$V_{CC}=4.75V$, $V_{IN}=V_{CC}-1.5V$ $V_{CC}=4.75V$, $V_{OUT}=V_{CC}-0.5V$ $V_{CC}=4.75V$, $V_{OUT}=V_{CC}-1.0V$	−1.05 −2.1	−1.5 −3.0		mA mA
	MM54C906/MM74C906	$V_{CC}=10V$, $V_{IN}=2.0V$ $V_{CC}=10V$, $V_{OUT}=0.5V$ $V_{CC}=10V$, $V_{OUT}=1.0V$	4.2 8.4	−20 −30		mA mA
	MM54C907/MM74C907	$V_{CC}=10V$, $V_{IN}=8.0V$ $V_{CC}=10V$, $V_{OUT}=9.5V$ $V_{CC}=10V$, $V_{OUT}=9.0V$	−2.1 −4.2	−4.0 −8.0		mA mA

AC Electrical Characteristics $T_A=25°C$, $C_L=50pF$, unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{pd}	Propagation Delay Time to a Logical "0" MM54C906/MM74C906 MM54C907/MM74C907	 $V_{CC}=5.0V$, $R=10k$ $V_{CC}=10V$, $R=10k$ $V_{CC}=5.0V$, (Note 4) $V_{CC}=10V$, (Note 4)			 150 75 150 + 0.7 RC 75 + 0.7 RC	 ns ns ns ns
t_{pd}	Propagation Delay Time to a Logical "1" MM54C906/MM74C906 MM54C907/MM74C907	 $V_{CC}=5.0V$, (Note 4) $V_{CC}=10V$, (Note 4) $V_{CC}=5.0V$, $R=10k$ $V_{CC}=10V$, $R=10k$			 150 + 0.7 RC 75 + 0.7 RC 150 75	 ns ns ns ns
C_{IN}	Input Capacity	(Note 2)		5.0		pF
C_{OUT}	Output Capacity	(Note 2)		20		pF
C_{PD}	Power Dissipation Capacity	(Note 3) Per Buffer		30		pF


Statische en dynamische karakteristieken.

9.5 Speciale IC's uit de 74C-serie


74C941

8 x buffers line-receivers line-drivers


met 3-state uitgangen



Figuur 3/9.5-1.



Intern schema.



Intern blokschema van 1 buffer.

OD1	OD2	Input	Output
0	0	0	0
0	0	1	1
0	1	X	Z
1	0	X	Z
1	1	X	Z

1 = High
0 = Low
X = Don't Care
Z = TRI-STATE

Waarheidstabel.

Voltage at Any Pin	0.3 V to V_{CC} + 0.3 V
Operating Temperature Range	
MM74C941	− 40 °C to + 85 °C
Storage Temperature Range	− 65 °C to + 150 °C
Package Dissipation	500 mW
Operating V_{CC} Range	3.0 V to 15 V
V_{CC}	18 V
Lead Temperature (Soldering, 10 seconds)	300 °C

Absolute maximale waarden.

9.5 Speciale IC's uit de 74C-serie

DC Electrical Characteristics
Min/max limits apply across temperature range, unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CMOS to CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	$V_{CC}=5.0V$ $V_{CC}=10V$	2.5 8.0			V V
$V_{IN(0)}$	Logical "0" Input Voltage	$V_{CC}=5.0V$ $V_{CC}=10V$			0.8 2.0	V V
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC}=5.0V$, $I_O=-10\mu A$ $V_{CC}=10V$, $I_O=-10\mu A$	4.5 9.0			V V
$V_{OUT(0)}$	Logical "0" Output Voltage	$V_{CC}=5.0V$, $I_O=+10\mu A$ $V_{CC}=10V$, $I8=+10\mu A$			0.5 1.0	V V
$I_{IN(1)}$	Logical "1" Input Current	$V_{CC}=15V$, $V_{IN}=15V$		0.005	1.0	µA
$I_{IN(0)}$	Logical "0" Input Current	$V_{CC}=15V$, $V_{IN}=0V$	−1.0	−0.005		µA
I_{CC}	Supply Current	$V_{CC}=15V$		0.05	300	µA
I_{OZ}	TRI-STATE Leakage	$V_{CC}=15V$, $V_{OUT}=0V$ or $15V$			±10	µA
CMOS/TTL Interface						
$V_{IN(1)}$	Logical "1"	74C, $V_{CC}=4.75V$	$V_{CC}-2.5$			V
$V_{IN(0)}$	Logical "0"	74C, $V_{CC}=4.75V$			0.8	V
$V_{OUT(1)}$	Logical "1"	74C, $V_{CC}=4.75V$, $I_O=-450\mu A$ 74C, $V_{CC}=4.75V$, $I_O=-2.2mA$	$V_{CC}-0.4$ 2.4			V V
$V_{OUT(0)}$	Logical "0" Output	74C, $V_{CC}=4.75V$, $I_O=+2.2mA$			0.4	V
Output Drive (See 54C/74C Family Characteristics Data Sheet)						
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC}=5.0V$, $V_{OUT}=0V$ $T_A=25°C$	−14.0	−30.0		mA
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC}=10V$, $V_{OUT}=0V$ $T_A=25°C$	−36.0	−70.0		mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC}=5.0V$, $V_{OUT}=V_{CC}$ $T_A=25°C$	+12.0	+20.0		mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC}=10V$, $V_{OUT}=V_{CC}$ $T_A=25°C$	+48.0	+70.0		mA

AC Electrical Characteristics
$T_A=25°C$, $C_L=50pF$, unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{pd1}, t_{pd0}	Propagation Delay (Data IN to OUT)	$V_{CC}=5.0V$, $C_L=50pF$ $V_{CC}=10V$, $C_L=50pF$ $V_{CC}=5.0V$, $C_L=150pF$ $V_{CC}=10V$, $C_L=150pF$		70 35 90 45	140 70 160 90	ns ns ns ns
t_{1H}, t_{0H}	Propagation Delay Output Disable to Logic Level (from High Impedance State) (from a Logic Level)	$R_L=1k\Omega$, $C_L=50pF$ $V_{CC}=5.0V$ $V_{CC}=210V$		100 55	200 110	ns ns
t_{H1}, t_{H0}	Propagation Delay Output Disable to Logic Level (from High Impedance State)	$R_L=1k\Omega$, $C_L=50pF$ $V_{CC}=5.0V$ $V_{CC}=10V$		100 55	200 110	ns ns
t_{THL}, t_{TLH}	Transition Time	$V_{CC}=5.0V$, $C_L=50pF$ $V_{CC}=10V$, $C_L=50pF$ $V_{CC}=5.0V$, $C_L=150pF$ $V_{CC}=10V$, $C_L=150pF$		50 30 80 50	100 60 160 100	ns ns ns ns
C_{PD}	Power Dissipation Capacitance (Output Enabled per Buffer) (Output Disabled per Buffer)	(See Note 3)		100 10		pF pF
C_{IN}	Input Capacitance (Any Input)	(See Note 2) $V_{IN}=0V$, $f=1MHz$ $T_A=25°C$		10		pF
C_O	(Output Capacitance) (Output Disabled)	$V_{IN}=0v$, $f=1MHz$, $T_A=25°C$		10		pF

Statische en dynamische karakteristieken.


3/9.6

Octal-typen uit de BICMOS en Advanced BICMOS series

74ABT125, 74BCT125

4 x bus-buffer met 3-state uitgangen


Deze bus-buffers kunnen als onafhankelijke lijn-drivers met 3-state uitgangen of als buffer voor geheugenadres-registers werken. Een uitgang is gesperd als de bijbehorende $\overline{OE}$-lijn ($\overline{G}$) HOOG is.




Figuur 3/9.6-1: Aansluitgegevens van de 74ABT/BCT125.

		SN74ABT125 MIN	SN74ABT125 MAX	UNIT
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	V_{CC}	V
I_{OH}	High-level output current		−32	mA
I_{OL}	Low-level output current		64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate		10	ns/V
T_A	Operating free-air temperature	−40	85	°C

Tabel 3/9.6-1: Aanbevolen bedrijfscondities van de 74ABT125.



Figuur 3/9.6-2: Logisch symbool van de 74ABT/BCT125.



Figuur 3/9.6-3: Logisch schema van de 74ABT/BCT125.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS			$T_A = 25°C$ MIN	$T_A = 25°C$ TYP†	$T_A = 25°C$ MAX	SN74ABT125 MIN	SN74ABT125 MAX	UNIT
V_{IK}	$V_{CC} = 4.5$ V, $I_I = -18$ mA					−1.2		−1.2	V
V_{OH}	$V_{CC} = 4.5$ V, $I_{OH} = -3$ mA			2.5			2.5		V
	$V_{CC} = 5$ V, $I_{OH} = -3$ mA			3			3		
	$V_{CC} = 4.5$ V, $I_{OH} = -24$ mA			2					
	$V_{CC} = 4.5$ V, $I_{OH} = -32$ mA			2‡			2		
V_{OL}	$V_{CC} = 4.5$ V, $I_{OL} = 48$ mA					0.55			V
	$V_{CC} = 4.5$ V, $I_{OL} = 64$ mA					0.55‡		0.55	
I_I	$V_{CC} = 5.5$ V, $V_I = V_{CC}$ or GND					±1		±1	µA
I_{OZH}	$V_{CC} = 5.5$ V, $V_O = 2.7$ V					50		50	µA
I_{OZL}	$V_{CC} = 5.5$ V, $V_O = 0.5$ V					−50		−50	µA
I_{OFF}	$V_{CC} = 0$ V, V_I or $V_O \leq 4.5$ V					±100		±100	µA
I_{CEX}	$V_{CC} = 5.5$ V, $V_O = 5.5$ V		Outputs high			50		50	µA
I_O§	$V_{CC} = 5.5$ V, $V_O = 2.5$ V			−50	−100	−180	−50	−180	mA
I_{CC}	$V_{CC} = 5.5$ V, $I_O = 0$, $V_I = V_{CC}$ or GND		Outputs high		1	250		250	µA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	µA
ΔI_{CC}¶	$V_{CC} = 5.5$ V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1		1	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	$V_I = 2.5$ V or 0.5 V				3				pF
C_o	$V_O = 2.5$ V or 0.5 V				7				pF

Tabel 3/9.6-2: Elektrische kenmerken van de 74ABT125.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CC} = 5$ V, $T_A = 25°C$ MIN	TYP	MAX	SN74ABT125 MIN	SN74ABT125 MAX	UNIT
t_{PLH}	A	Y	1	2.9	4.1	1	4.6	ns
t_{PHL}			1	2.5	4.6	1	4.9	
t_{PZH}	$\overline{OE}$	Y	1	2.9	4.2	1	5.1	ns
t_{PZL}			1	2.5	6.2	1	6.8	
t_{PHZ}	$\overline{OE}$	Y	1	3.8	5.4	1	6.2	ns
t_{PLZ}			1.5	3.5	5	1.5	5.5	

Tabel 3/9.6-3: Schakeltijden van de 74ABT125 (zie ook timingdiagram).

		SN74BCT125 MIN	SN74BCT125 NOM	SN74BCT125 MAX	UNIT
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−15	mA
I_{OL}	Low-level output current			64	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-4: Aanbevolen bedrijfscondities van de 74BCT125.

FUNCTION TABLE
(each buffer)


INPUTS $\overline{OE}$	INPUTS A	OUTPUT Y
L	H	H
L	L	L
H	X	Z

Figuur 3/9.6-4: Waarheidstabel van de 74ABT/BCT125.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		SN74BCT125 MIN	SN74BCT125 TYP†	SN74BCT125 MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −15 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 48 mA				V
		I_{OL} = 64 mA		0.42	0.55	
I_I	V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	μA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V			−50	μA
I_{OS}‡	V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}	V_{CC} = 5.5 V,	Outputs open		19		mA
I_{CCL}				46		
I_{CCZ}				6		

Tabel 3/9.6-5: Elektrische kenmerken van de 74BCT125.



Figuur 3/9.6-5: Timingdiagrammen van de 74ABT/BCT125.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C 'BCT125 MIN	TYP	MAX	UNIT
t_{PLH}	A	Y		3.3		ns
t_{PHL}				1.8		
t_{PZH}	$\overline{G}$	Y		6.4		ns
t_{PZL}				7.5		
t_{PHZ}	$\overline{G}$	Y		6		ns
t_{PLZ}				6.7		


Tabel 3/9.6-6: Schakeltijden van de 74BCT125 (zie ook timingdiagram).

74ABT126, 74BCT126

4 x bus-buffer met 3-state uitgangen

Deze bus-buffers zijn bruikbaar als onafhankelijke lijn-drivers met 3-state uitgangen of als buffer voor geheugenadres-registers. Elke uitgang is gesperd als de bijbehorende OE-lijn (OE) LAAG is.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series




Figuur 3/9.6-6: Aansluitgegevens van de 74ABT/BCT126.


FUNCTION TABLE
(each buffer)

INPUTS		OUTPUT
OE	A	Y
H	H	H
H	L	L
L	X	Z


Figuur 3/9.6-9: Waarheidstabel van de 74ABT/BCT126.



Figuur 3/9.6-7: Logisch symbool van de 74ABT/BCT126.



Figuur 3/9.6-8: Logisch schema van de 74ABT/BCT126 (positieve logica).



Figuur 3/9.6-10: Timingdiagrammen van de 74ABT/BCT126.

		SN74ABT126 MIN	SN74ABT126 MAX	UNIT
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	V_{CC}	V
I_{OH}	High-level output current		−32	mA
I_{OL}	Low-level output current		64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate		10	ns/V
T_A	Operating free-air temperature	−40	85	°C

Tabel 3/9.6-7: Aanbevolen bedrijfscondities van de 74ABT126.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		T_A = 25°C MIN	TYP†	MAX	SN74ABT126 MIN	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V, I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V, I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V, I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V, I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V, I_{OH} = −32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V, I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V, I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V, V_I = V_{CC} or GND				±1		±1	µA
I_{OZH}	V_{CC} = 5.5 V, V_O = 2.7 V				50		50	µA
I_{OZL}	V_{CC} = 5.5 V, V_O = 0.5 V				50		−50	µA
I_{OFF}	V_{CC} = 0 V, V_I or V_O ≤ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V, V_O = 5.5 V	Outputs high			50		50	µA
I_O§	V_{CC} = 5.5 V, V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, I_O = 0, V_I = V_{CC} or GND	Outputs high		1	250		250	µA
		Outputs low		24	30		30	mA
		Outputs disabled		0.5	250		250	µA
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Outputs enabled			1.5		1.5	mA
		Outputs disabled			50		50	µA
C_i	V_I = 2.5 V or 0.5 V			3				pF
C_o	V_O = 2.5 V or 0.5 V			7				pF

Tabel 3/9.6-8: Elektrische kenmerken van de 74ABT126.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C MIN	TYP	MAX	SN74ABT126 MIN	MAX	UNIT
t_{PLH}	A	Y	1	2.9	4.2	1	4.4	ns
t_{PHL}			1	2.5	4.3	1	4.6	
t_{PZH}	OE	Y	1.9	4.4	5.8	1.9	6.5	ns
t_{PZL}			1.9	4.4	5.9	1.9	6.5	
t_{PHZ}	OE	Y	1	3	5.2	1	5.8	ns
t_{PLZ}			1	3	4.9	1	5.5	

Tabel 3/9.6-9: Schakeltijden van de 74ABT126 (zie ook timingdiagram).

		SN74BCT126 MIN	NOM	MAX	UNIT
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−15	mA
I_{OL}	Low-level output current			64	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-10: Aanbevolen bedrijfscondities van de 74BCT126.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		SN74BCT126 MIN	TYP†	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −15 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 48 mA				V
		I_{OL} = 64 mA		0.42	0.55	
I_I	V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	μA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V			−50	μA
I_{OS}‡	V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}	V_{CC} = 5.5 V,	Outputs open		19		mA
I_{CCL}				46		
I_{CCZ}				6		

Tabel 3/9.6-11: Elektrische kenmerken van de 74BCT126.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C 'BCT126 MIN	TYP	MAX	UNIT
t_{PLH}	A	Y		3.3		ns
t_{PHL}				1.8		
t_{PZH}	G	Y		6.4		ns
t_{PZL}				7.5		
t_{PHZ}	G	Y		6		ns
t_{PLZ}				6.7		

Tabel 3/9.6-12: Schakeltijden van de 74BCT126 (zie ook timingdiagram).




Figuur 3/9.6-11: Aansluitgegevens van de 74ABT/BCT240.

74ABT240, 74BCT240


8 x buffer/driver met inverterende 3-state uitgangen

Deze 8-voudige buffers/lijn-drivers zijn speciaal ontworpen voor gebruik als 3-state geheugenadres-drivers en bus-georiënteerde ontvangers en zenders. De 74xxx240 is georganiseerd als twee 4 bit buffers/line-drivers met aparte $\overline{OE}$-ingangen ($\overline{G}$). Data wordt aan de inverterende uitgangen doorgegeven als $\overline{OE}$ ($\overline{G}$) LAAG is.



Figuur 3/9.6-12: Logisch symbool van de 74ABT/BCT240.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series




Figuur 3/9.6-13: Logisch schema van de 74ABT/BCT240 (positieve logica).

(each buffer)

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	L
L	L	H
H	X	Z

Figuur 3/9.6-14: Waarheidstabel van de 74ABT/BCT240.



Figuur 3/9.6-15: Timingdiagrammen van de 74ABT/BCT240.

			SN74ABT240 MIN	SN74ABT240 MAX	UNIT
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		5	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-13: Aanbevolen bedrijfscondities van de 74ABT240.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT240		UNIT
				MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = − 3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = − 3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = − 24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = − 32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	μA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high		1	250		250	μA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	μA
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1.5		1.5	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				3				pF
C_o	V_O = 2.5 V or 0.5 V				8				pF

Tabel 3/9.6-14: Elektrische kenmerken van de 74ABT240.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT240		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.9	4.1	1	4.8	ns
t_{PHL}			1.6	3.1	4.3	1.6	4.8	
t_{PZH}	OE	Y	1.1	3.1	4.7	1.1	5.2	ns
t_{PZL}			1.1	2.7	5.8	1.1	6.2	
t_{PHZ}	OE	Y	1.8	4.6	5.7	1.8	6.4	ns
t_{PLZ}			1.6	4	5.4	1.6	5.8	

Tabel 3/9.6-15: Schakeltijden van de 74ABT240 (zie ook timingdiagram).

		SN74BCT240			UNIT
		MIN	NOM	MAX	
VCC	Supply voltage	4.5	5	5.5	V
VIH	High-level input voltage	2			V
VIL	Low-level input voltage			0.8	V
IIK	Input clamp current			−18	mA
IOH	High-level output current			−15	mA
IOL	Low-level output current			64	mA
TA	Operating free-air temperature	0		70	°C

Tabel 3/9.6-16: Aanbevolen bedrijfscondities van de 74BCT240.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		SN74BCT240 MIN	TYP†	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −15 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 48 mA				V
		I_{OL} = 64 mA		0.42	0.55	
I_I	V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	μA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V			−50	μA
I_{OS}§	V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}	V_{CC} = 5.5 V,	Outputs open		19	31	mA
I_{CCL}				46	71	
I_{CCZ}				6	9	
C_i	V_{CC} = 5 V,	V_I = 2.5 V or 0.5 V		6		pF
C_o	V_{CC} = 5 V,	V_O = 2.5 V or 0.5 V		11		pF

Tabel 3/9.6-17: Elektrische kenmerken van de 74BCT240.


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25 °C 'BCT240 MIN	TYP	MAX	SN74BCT240 MIN	MAX	UNIT
t_{PLH}	A	Y	0.5	3.3	4.8	0.5	5.6	ns
t_{PHL}			0.4	1.8	3.5	0.4	4	
t_{PZH}	$\overline{G}$	Y	1	6.4	7.9	1	8.8	ns
t_{PZL}			1	7.5	9.4	1	10.5	
t_{PHZ}	$\overline{G}$	Y	1	6	6.8	1	8.1	ns
t_{PLZ}			1	6.7	8.1	1	9.5	

Tabel 3/9.6-18: Schakeltijden van de 74BCT240 (zie ook timingdiagram).

74ABT2240, 74BCT2240


8 x buffer/MOS-driver met inverterende 3-state 25-Ω uitgangen

Deze 8-voudige buffers/lijn-drivers zijn vooral bruikbaar als 3-state geheugenadres-drivers, clock-drivers en bus-georiënteerde ontvangers en zenders. De 74xxx2240 is georganiseerd als twee 4 bit buffers/line-drivers met aparte $\overline{OE}$-ingangen ($\overline{G}$). Data wordt aan de uitgangen doorgegeven als $\overline{OE}$ LAAG is. De uitgangen die 12 mA kunnen "sinken" en "sourcen" zijn voorzien van 25 Ω serieweerstanden om under- en overshoot te verminderen. Om een hoogimpedante toestand tijdens power-up/down te garanderen dient $\overline{OE}$ via een weerstand met V_{CC} te worden verbonden.




Figuur 3/9.6-16: Aansluitgegevens van de 74ABT/BCT2240.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-17: Logisch symbool van de 74ABT/BCT2240.



Figuur 3/9.6-19: Opbouw van de Y-uitgangen bij de 74ABT/BCT2240.



Figuur 3/9.6-18: Logisch schema van de 74ABT/BCT2240 (positieve logica).

(each buffer)

INPUTS		OUTPUT
OE	A	Y
L	H	L
L	L	H
H	X	Z

Figuur 3/9.6-20: Waarheidstabel van de 74ABT/BCT2240.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT2240 MIN	SN74ABT2240 MAX	UNIT
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			-32	mA
I_{OL}	Low-level output current			12	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		5	ns/V
T_A	Operating free-air temperature		-40	85	°C

Tabel 3/9.6-19: Aanbevolen bedrijfscondities van de 74ABT2240.

PARAMETER	TEST CONDITIONS			T_A = 25°C MIN	TYP[†]	MAX	SN74ABT2240 MIN	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = -18 mA				-1.2		-1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = -3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = -3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = -24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = -32 mA		2[‡]			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 12 mA				0.8		0.8	V
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	µA
I_{OZH}[§]	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	µA
I_{OZL}[§]	V_{CC} = 5.5 V,	V_O = 0.5 V				-50		50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	µA
I_O[¶]	V_{CC} = 5.5 V,	V_O = 2.5 V		-50	-100	-180	-50	-180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high		1	250		250	µA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	µA
ΔI_{CC}[#]	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1.5		1.5	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				3				pF
C_o	V_O = 2.5 V or 0.5 V				8.5				pF

Tabel 3/9.6-20: Elektrische kenmerken van de 74ABT2240.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C MIN	TYP	MAX	SN74ABT2240 MIN	MAX	UNIT
t_{PLH}	A	Y	1	3	4	1	4.9	ns
t_{PHL}			3	4.8	5.8	3	6	
t_{PZH}	OE	Y	1.5	3.7	4.7	1.5	5.8	ns
t_{PZL}			4.2	6.5	7.6	4.2	8.4	
t_{PHZ}	OE	Y	1.9	3.8	5	1.9	5.6	ns
t_{PLZ}			2.5	4.7	5.8	2.5	6.4	

Tabel 3/9.6-21: Schakeltijden van de 74ABT2240 (zie ook timingdiagram van de 74ABT240).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

		SN74BCT2240			UNIT
		MIN	NOM	MAX	
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−12	mA
I_{OL}	Low-level output current			12	mA
T_A	Operating free-air temperature	0		70	C

Tabel 3/9.6-22: Aanbevolen bedrijfscondities van de 74BCT2240.

PARAMETER	TEST CONDITIONS		SN74BCT240			UNIT
			MIN	TYP†	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −12 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 12 mA				V
		I_{OL} = 12 mA		0.42	0.55	
I_I	V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	µA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			50	µA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V			−50	µA
I_{OS}*	V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}	V_{CC} = 5.5 V,	Outputs open		19	32	mA
I_{CCL}				46	76	
I_{CCZ}				6	8	
C_i	V_{CC} = 5 V,	V_I = 2.5 V or 0.5 V		11		pF
C_o	V_{CC} = 5 V,	V_O = 2.5 V or 0.5 V		11		pF

Tabel 3/9.6-23: Elektrische kenmerken van de 74BCT2240.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25 C			to 5.5 V, MAX		UNIT
			'BCT2240			SN74BCT2240		
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	0.5	3.4	4.8	0.5	5.7	ns
t_{PHL}			0.5	2.8	4	0.5	4.4	
t_{PZH}	$\overline{G}$	Y	2.6	6.2	8.2	2.6	9.3	ns
t_{PZL}			4.3	8.8	10.9	4.3	12.4	
t_{PHZ}	$\overline{G}$	Y	2	5.3	7.1	2	8.7	ns
t_{PLZ}			2.2	6.7	8.5	2.2	10.6	


Tabel 3/9.6-24: Schakeltijden van de 74BCT2240 (zie ook timingdiagram van de 74BCT240).

74ABT16240, 74ABT162240
16 x buffer/driver met inverterende 3-state uitgangen

Dit zijn "Widebus" 16-voudige buffers/lijndrivers die vooral worden ingezet als 3-state geheugenadres-drivers, clock-drivers en bus-georiënteerde ontvangers en zenders. De 74xxx16(2)240 is bruikbaar als vier 4 bit, twee 8 bit of één 16 bit buffer(s)/line-driver(s).

De schakeling heeft inverterende uitgangen en vier symmetrische (actief LAGE) $\overline{OE}$-ingangen. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen de $\overline{OE}$-ingangen via weerstanden met V_{CC} te worden verbonden. De 74ABT162240 heeft uitgangen met 25 Ω serie-weerstanden om under- en overshoot te verminderen, die 12 mA zowel kunnen "sinken" als "sourcen".

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series




Figuur 3/9.6-21: Aansluitgegevens van de 74ABT/BCT162(2)40.


(each 4-bit buffer)

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	L
L	L	H
H	X	Z

Figuur 3/9.6-23: Waarheidstabel van de 74ABT/BCT162(2)40.



Figuur 3/9.6-22: Logisch symbool van de 74ABT/BCT162(2)40.



Figuur 3/9.6-24: Logisch schema van de 74ABT/BCT162(2)40 (positieve logica).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT16240		SN74ABT162240		UNIT
			MIN	MAX	MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	4.5	5.5	V
V_{IH}	High-level input voltage		2		2		V
V_{IL}	Low-level input voltage			0.8		0.8	V
V_I	Input voltage		0	V_{CC}	0	V_{CC}	V
I_{OH}	High-level output current			−32		−32	mA
I_{OL}	Low-level output current			64		12	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10		10	ns/V
T_A	Operating free-air temperature		−40	85	−40	85	°C

NOTE 2: Unused or floating inputs must be held high or low.

Tabel 3/9.6-25: Aanbevolen bedrijfscondities van de 74ABT162(2)40.

PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT16240		SN74ABT162240		UNIT
				MIN	TYP†	MAX	MIN	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = −3 mA		2.5			2.5		2.5		V
	V_{CC} = 5 V,	I_{OH} = −3 mA		3			3		3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2							
	V_{CC} = 4.5 V,	I_{OH} = −32 mA		2‡			2		2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55				0.8	V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55			
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1		±1	µA
I_{OZH}§	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50		50	µA
I_{OZL}§	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50		−50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50		50	µA
I_O¶	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high			2		2		2	mA
			Outputs low			32		32		32	
			Outputs disabled			2		2		2	
ΔI_{CC}#	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1		1		1	mA
			Outputs disabled			0.05		0.05		0.05	
		Control inputs				1.5		1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				7						pF
C_o	V_O = 2.5 V or 0.5 V				7						pF


Tabel 3/9.6-26: Elektrische kenmerken van de 74ABT162(2)40.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT16240		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.7	3.8	1	4.7	ns
t_{PHL}			1.1	3.1	4.3	1.1	4.8	
t_{PZH}	$\overline{OE}$	Y	1.3	3.3	4.3	1.3	5.3	ns
t_{PZL}			1.4	3.4	6.2	1.4	7.1	
t_{PHZ}	$\overline{OE}$	Y	1.6	3.6	4.8	1.6	6.1	ns
t_{PLZ}			1.4	3	5.1	1.4	5.6	


Tabel 3/9.6-27: Schakeltijden van de 74ABT16240 (zie ook timingdiagram).

(wordt vervolgd)

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-25: Timingdiagrammen van de 74ABT/BCT162(2)40.




Figuur 3/9.6-26: Aansluitgegevens van de 74ABT/BCT241.

74ABT241, 74BCT241


8 x buffer/driver met niet-inverterende 3-state uitgangen

Deze 8-voudige buffers/lijn-drivers zijn speciaal ontworpen voor gebruik als 3-state geheugenadres-drivers, clock-drivers en busgeoriënteerde ontvangers en zenders. De 74xxx241 is georganiseerd als twee 4 bit buffers/line-drivers met niet-inverterende uitgangen (één met een actief-LAGE $\overline{OE}$- en één met een actief-HOGE OE-ingang). Om hoogimpedante toestanden tijdens power-up/down te garanderen kan $\overline{OE}$ met een optrek-weerstand aan V_{CC} en OE met een weerstand aan GND worden verbonden.



Figuur 3/9.6-27: Logisch schema van de 74ABT/BCT241 (positieve logica).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-28: Logisch symbool van de 74ABT/BCT241.

INPUTS		OUTPUT
$1\overline{OE}$	1A	1Y
L	H	H
L	L	L
H	X	Z

INPUTS		OUTPUT
2OE	2A	2Y
H	H	H
H	L	L
L	X	Z

Figuur 3/9.6-29: Waarheidstabel van de 74ABT/BCT241.

			SN74ABT241		UNIT
			MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			–32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		5	ns/V
T_A	Operating free-air temperature		–40	85	°C

Tabel 3/9.6-28: Aanbevolen bedrijfscondities van de 74ABT241.


PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT241		UNIT
				MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = –18 mA				–1.2		–1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = – 3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = – 3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = – 24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = – 32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	µA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	µA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				–50		–50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	µA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		–50	–100	–180	–50	–180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high		1	250		250	µA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	µA
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1.5		1.5	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				3				pF
C_o	V_O = 2.5 V or 0.5 V				8				pF

Tabel 3/9.6-29: Elektrische kenmerken van de 74ABT241.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT241		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.6	4.1	1	4.6	ns
t_{PHL}			1	2.9	4.2	1	4.6	
t_{PZH}	$\overline{OE}$ or OE	Y	1.1	4.8	6.3	1.1	6.8	ns
t_{PZL}			1.3	4.3	5.8	1.3	6.8	
t_{PHZ}	$\overline{OE}$ or OE	Y	1.6	4.6	6.1	1.6	7.1	ns
t_{PLZ}			1	3.9	5.4	1	5.9	

Tabel 3/9.6-30: Schakeltijden van de 74ABT241 (zie ook timingdiagram).



Figuur 3/9.6-30: Timingdiagrammen van de 74ABT/BCT241.

		SN74BCT241			UNIT
		MIN	NOM	MAX	
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−15	mA
I_{OL}	Low-level output current			64	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-31: Aanbevolen bedrijfscondities van de 74BCT241.

PARAMETER		TEST CONDITIONS		SN74BCT241			UNIT
				MIN	TYP†	MAX	
V_{IK}		V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}		V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
			I_{OH} = −12 mA				
			I_{OH} = −15 mA	2	3.1		
V_{OL}		V_{CC} = 4.5 V	I_{OL} = 48 mA				V
			I_{OL} = 64 mA		0.42	0.55	
I_I		V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}		V_{CC} = 5.5 V,	V_I = 2.7 V			20	μA
I_{IL}	$1\overline{G}$ or 2G	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
	Any A input	V_{CC} = 5.5 V,	V_I = 0.5 V			−1.6	
I_{OZH}		V_{CC} = 5.5 V,	V_O = 2.7 V			50	μA
I_{OZL}		V_{CC} = 5.5 V,	V_O = 0.5 V			−50	μA
I_{OS}§		V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}		V_{CC} = 5.5 V, Outputs open	Outputs high		23	43	mA
I_{CCL}			Outputs low		53	85	mA
I_{CCZ}			Outputs disabled		4	10	mA
C_i		V_{CC} = 5 V,	V_I = 2.5 V or 0.5 V		6		pF
C_o		V_{CC} = 5 V,	V_O = 2.5 V or 0.5 V		11		pF

Tabel 3/9.6-32: Elektrische kenmerken van de 74BCT241.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25 °C					UNIT
			'BCT241			SN74BCT241		
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	0.5	2.5	4.5	0.5	4.9	ns
t_{PHL}			1	3	5.4	1	5.9	
t_{PZH}	G or $\overline{G}$	Y	1	5.7	7.8	1	8.7	ns
t_{PZL}			1	5.2	8.6	1	9.4	
t_{PHZ}	G or $\overline{G}$	Y	1	5.8	6.8	1	8.1	ns
t_{PLZ}			1	7	8.1	1	9.9	


Tabel 3/9.6-33: Schakeltijden van de 74BCT241 (zie ook timingdiagram).

74ABT2241, 74BCT2241


8 x buffer/driver met niet-inverterende 3-state uitgangen

Deze 8-voudige buffers/lijn-drivers zijn vooral bedoeld voor gebruik als 3-state geheugenadres-drivers, clock-drivers en busgeoriënteerde ontvangers en zenders. De 74xxx2241 heeft twee 4 bit buffers/line-drivers met niet-inverterende uitgangen (één met een actief-LAGE $\overline{OE}$- en één met een actief-HOGE OE-ingang). Om hoogimpedante toestanden tijdens powerup/down te garanderen kan $\overline{OE}$ met een optrekweerstand aan V_{CC} en OE met een weerstand aan GND worden verbonden.

De uitgangen van de 74xxx2241 hebben 25 Ω serie-weerstanden om under- en overshoot te verminderen, terwijl ze 12 mA kunnen "sinken" en "sourcen".



Figuur 3/9.6-32: Logisch symbool van de 74ABT/BCT2241.



Figuur 3/9.6-31: Aansluitgegevens van de 74ABT/BCT2241.

INPUTS		OUTPUT
1$\overline{OE}$	1A	1Y
L	H	H
L	L	L
H	X	Z

INPUTS		OUTPUT
2OE	2A	2Y
H	H	H
H	L	L
L	X	Z

Figuur 3/9.6-33: Waarheidstabellen van de 74ABT/BCT2241.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT2241		UNIT
			MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			12	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		5	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-34: Aanbevolen bedrijfscondities van de 74ABT2241.

PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT2241		UNIT
				MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = −32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 12 mA				0.8		0.8	V
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	μA
I_{OZH}§	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}§	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or $V_O \leq$ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O¶	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high		1	250		250	μA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	μA
ΔI_{CC}#	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1.5		1.5	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				3				pF
C_o	V_O = 2.5 V or 0.5 V				8				pF

Tabel 3/9.6-35: Elektrische kenmerken van de 74ABT2241.



Figuur 3/9.6-34: Logisch schema van de 74ABT/BCT2241 (positieve logica).

		SN74BCT2241			UNIT
		MIN	NOM	MAX	
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−15	mA
I_{OL}	Low-level output current			64	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-36: Aanbevolen bedrijfscondities van de 74BCT2241.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		SN74BCT2241			UNIT
			MIN	TYP[†]	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_{OH} = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −15 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = −48 mA				V
		I_{OL} = 64 mA		0.42	0.55	
I_I	V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	μA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V			−50	μA
I_{OS}[‡]	V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}	V_{CC} = 5.5 V,	Outputs open		19		mA
I_{CCL}				46		
I_{CCZ}				6		

Tabel 3/9.6-37: Elektrische kenmerken van de 74BCT2241.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C 'BCT2241			UNIT
			MIN	TYP	MAX	
t_{PLH}	A	Y		3.3		ns
t_{PHL}				1.8		
t_{PZH}	G or $\overline{G}$	Y		6.4		ns
t_{PZL}				7.5		
t_{PHZ}	G or $\overline{G}$	Y		6		ns
t_{PLZ}				6.7		

Tabel 3/9.6-38: Schakeltijden van 74BCT2241 (zie ook timingdiagram bij de 74BCT241).




Figuur 3/9.6-35: Opbouw van de Y-uitgangen bij de 74ABT/BCT2241.

74ABT25241


8 x buffer/driver (25 Ω) met niet-inverterende 3-state uitgangen

De 74ABT25241 is een 8-voudige buffer/lijndriver die speciaal werd ontwikkeld voor gebruik als 3-state geheugenadresdriver, clock-driver en bus-georiënteerde ontvanger en zender. De 74ABT25241 is georganiseerd als twee 4 bit buffers/linedrivers met complementaire output-enable ingangen (1$\overline{OE}$ en 2OE). Data wordt aan de uitgangen doorgegeven als $\overline{OE}$ LAAG is en 2OE HOOG. De uitgangen kunnen 188 mA "sinken" zodat 25 Ω transmissielijnen gemakkelijk kunnen worden aangestuurd. De meerdere voedingsaansluitingen (distributed V_{CC} en GND) verminderen de kans op schakelpieken. Door middel van actieve bushold-circuits worden ongebruikte of zwevende ingangen op een geschikt logisch niveau gehouden. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen 1$\overline{OE}$ en 2OE via weerstanden met V_{CC} respectievelijk GND te worden verbonden.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-36: Aansluitgegevens van de 74ABT25241.



Figuur 3/9.6-37: Logisch symbool van de 74ABT25241.



Figuur 3/9.6-38: Logisch schema van de 74ABT25241 (positieve logica).

INPUTS		OUTPUT
1OE	1A	1Y
L	H	H
L	L	L
H	X	Z

INPUTS		OUTPUT
2OE	2A	2Y
H	H	H
H	L	L
L	X	Z

Figuur 3/9.6-39: Waarheidstabellen van de 74ABT25241.

			SN74ABT25241		UNIT
			MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−80	mA
I_{OL}	Low-level output current			188	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-39: Aanbevolen bedrijfscondities van de 74ABT25241.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


PARAMETER	TEST CONDITIONS			SN74ABT25241 MIN	TYP†	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2	V
V_{OH}	V_{CC} = 4.75 V,	I_{OH} = − 3 mA		2.7			V
	V_{CC} = 4.5 V,	I_{OH} = − 53 mA					
	V_{CC} = 4.5 V,	I_{OH} = −80 mA		2.4			
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 94 mA				0.55	V
	V_{CC} = 4.5 V,	I_{OL} = 125 mA					
	V_{CC} = 4.5 V,	I_{OL} = 188 mA				0.7	
I_I	V_{CC} = 5.5 V,	$V_I = V_{CC}$ or GND				±1	µA
I_{hold}	V_{CC} = 4.5 V,	V_I = 0.8 V	A pins			100	µA
	V_{CC} = 4.5 V,	V_I = 2 V				−100	
I_{OZH}‡	V_{CC} = 5.5 V,	V_O = 2.7 V				50	µA
I_{OZL}‡	V_{CC} = 5.5 V,	V_O = 0.5 V				−50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or $V_O \leq$ 4.5 V				±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50	µA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		50		180	mA
I_{CC}	V_{CC} = 5.5 V, $V_I = V_{CC}$ or GND	Outputs open,	Outputs high			500	µA
			Outputs low			30	mA
			Outputs disabled			500	µA
ΔI_{CC}¶	V_{CC} = 5.5 V, Other inputs at V_{CC} or GND	One input at 3.4 V,				1	mA
C_i	V_{CC} = 5 V,	$V_I = V_{CC}$ or GND					pF
C_o	V_{CC} = 5 V,	$V_O = V_{CC}$ or GND					pF

Tabel 3/9.6-40: Elektrische kenmerken van de 74ABT25241.

74ABT16241


16 x buffer/driver met niet-inverterende 3-state uitgangen

De 74ABT16241 is een "Widebus" 1NVL-voudige buffer/lijn-driver die vooral wordt ingezet als 3-state geheugen-adres-driver, clock-driver en bus-georiënteerde ontvanger en zender. De 74ABT 16241 is bruikbaar als vier 4 bit, twee 8 bit of één 16 bit buffer/line-driver(s). De schakeling heeft nietinverterende uitgangen en complementaire output-enable ingangen (actief LAGE 1$\overline{OE}$ en actief HOGE 2OE). Om een hoog-impedante toestand tijdens power-up/down te garanderen dient 1$\overline{OE}$ via een optrekweerstand met V_{CC} te worden verbonden en 2OE via een pull-down weerstand aan GND.



Figuur 3/9.6-40: Aansluitgegevens van de 74ABT16241.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series




Figuur 3/9.6-41: Logisch symbool van de 74ABT16241.

INPUTS		OUTPUTS
1OE, 4OE	1A, 4A	1Y, 4Y
L	H	H
L	L	L
H	X	Z

INPUTS		OUTPUTS
2OE, 3OE	2A, 3A	2Y, 3Y
H	H	H
H	L	L
L	X	Z

Figuur 3/9.6-42: Waarheidstabellen van de 74ABT16241.



Figuur 3/9.6-43: Logisch schema van de 74ABT16241 (positieve logica).

			SN74ABT16241 MIN	SN74ABT16241 MAX	UNIT
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-41: Aanbevolen bedrijfscondities van de 74ABT16241.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT16241		UNIT
				MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = − 3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = − 3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = − 24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = − 32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	$V_I = V_{CC}$ or GND				±1		±1	μA
I_{OZH}§	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}§	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or $V_O \leq$ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O¶	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, $V_I = V_{CC}$ or GND	I_O = 0,	Outputs high			2		2	mA
			Outputs low			32		32	
			Outputs disabled			2		2	
ΔI_{CC}#	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1		1	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				7				pF
C_o	V_O = 2.5 V or 0.5 V				7				pF

Tabel 3/9.6-42: Elektrische kenmerken van de 74ABT16241.


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT16241		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.7	3.4	1	3.7	ns
t_{PHL}			1	2.7	3.9	1	4.5	
t_{PZH}	OE or $\overline{OE}$	Y	1.2	3.3	4.2	1.2	5	ns
t_{PZL}			1.3	3.4	5.9	1.3	6.9	
t_{PHZ}	OE or $\overline{OE}$	Y	1.5	4.1	5	1.5	6.2	ns
t_{PLZ}			1.7	3.6	5.1	1.7	5.6	

Tabel 3/9.6-43: Schakeltijden van de 74ABT16241 (zie ook timingdiagram van de 74ABT241).

74ABT244, 74BCT244


8 x buffer/driver met niet-inverterende 3-state uitgangen

Deze 8-voudige buffers/lijn-drivers zijn speciaal ontworpen voor gebruik als 3-state geheugenadres- en clock-drivers en busgeoriënteerde ontvangers en zenders. De 74xxx244 is georganiseerd als twee 4 bit buffers/line-drivers met aparte $\overline{OE}$-ingangen ($\overline{G}$). Data wordt aan de niet-inverterende uitgangen doorgegeven als $\overline{OE}$ ($\overline{G}$) LAAG is.



Figuur 3/9.6-44: Aansluitgegevens van de 74ABT/BCT244.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series




Figuur 3/9.6-45: Logisch schema van de 74ABT/BCT244 (positieve logica).

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	H
L	L	H
H	X	Z

Figuur 3/9.6-47: Waarheidstabel van de 74ABT/BCT244.



Figuur 3/9.6-46: Logisch symbool van de 74ABT/BCT244.



Figuur 3/9.6-48: Timingdiagrammen van de 74ABT/BCT244.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

		SN74ABT244 MIN	SN74ABT244 MAX	UNIT
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	V_{CC}	V
I_{OH}	High-level output current		−32	mA
I_{OL}	Low-level output current		64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate		5	ns/V
T_A	Operating free-air temperature	−40	85	°C

Tabel 3/9.6-44: Aanbevolen bedrijfscondities van de 74ABT244.

PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT244		UNIT
				MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = − 3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = − 3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = − 24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = − 32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	$V_I = V_{CC}$ or GND				±1		±1	μA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or $V_O \leq$ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, $V_I = V_{CC}$ or GND	I_O = 0,	Outputs high		1	250		250	μA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	μA
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1.5		1.5	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				3				pF
C_o	V_O = 2.5 V or 0.5 V				8				pF

Tabel 3/9.6-45: Elektrische kenmerken van de 74ABT244.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT244		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.6	4.1	1	4.6	ns
t_{PHL}			1	2.9	4.2	1	4.6	
t_{PZH}	OE	Y	1.1	3.1	4.6	1.1	5.1	ns
t_{PZL}			2.1	4.1	5.6	2.1	6.1	
t_{PHZ}	OE	Y	2.1	4.1	5.6	2.1	6.6	ns
t_{PLZ}			1.7	3.7	5.2	1.7	5.7	

Tabel 3/9.6-46: Schakeltijden van de 74ABT244 (zie ook timingdiagram).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

		SN74BCT244 MIN	SN74BCT244 NOM	SN74BCT244 MAX	UNIT
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−15	mA
I_{OL}	Low-level output current			64	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-47: Aanbevolen bedrijfscondities van de 74BCT244.

PARAMETER	TEST CONDITIONS		SN74BCT244 MIN	TYP†	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −15 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 48 mA				V
		I_{OL} = 64 mA		0.42	0.55	
I_I	V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	μA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V			−50	μA
I_{OS}‡	V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}	V_{CC} = 5.5 V	Outputs high		23	40	mA
I_{CCL}		Outputs low		53	80	mA
I_{CCZ}		Outputs disabled		4	10	mA

Tabel 3/9.6-48: Elektrische kenmerken van de 74BCT244.


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C 'BCT244 MIN	TYP	MAX	SN74BCT244 MIN	MAX	UNIT
t_{PLH}	A	Y	1.2	2.5	4.4	0.7	5	ns
t_{PHL}			1.7	3.2	5	1.4	5.5	
t_{PZH}	$\overline{G}$	Y	2	5.7	7.8	2	8.7	ns
t_{PZL}			2	5.9	8.1	2	8.9	
t_{PHZ}	$\overline{G}$	Y	2	5.4	6.7	2	7.7	ns
t_{PLZ}			2	6.1	7.6	2	8.9	

Tabel 3/9.6-49: Schakeltijden van de 74BCT244 (zie ook timingdiagram).

74ABT2244, 74BCT2244

8 x buffer/driver met niet-inverterende 3-state 25 Ω uitgangen


Deze 8-voudige buffers/lijn-drivers worden vooral toegepast als 3-state geheugen-adres-drivers, clock-drivers en bus-georiënteerde ontvangers en zenders. De 74xxx2244 is georganiseerd als twee 4 bit buffers/line-drivers met aparte $\overline{OE}$-ingangen ($\overline{G}$). Data wordt aan de uitgangen doorgegeven als 1/2OE (1/2$\overline{G}$) LAAG zijn. De uitgangen zijn ontworpen om 12 mA te kunnen "sinken" en "sourcen" en hebben 25 Ω serieweerstanden om under- en overshoot te verminderen. Om tijdens power-up/down een hoogimpedante toestand te garanderen dienen de $\overline{OE}$ ($\overline{G}$) ingangen via weerstanden met V_{CC} te zijn verbonden.




Figuur 3/9.6-51: Opbouw van de Y-uitgangen.

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	H
L	L	L
H	X	Z


Figuur 3/9.6-52: Waarheidstabel van de 74ABT/BCT2244.



Figuur 3/9.6-49: Aansluitgegevens van de 74ABT/BCT2244.



Figuur 3/9.6-50: Logisch symbool van de 74ABT/BCT2244.



Figuur 3/9.6-53: Logisch schema van de 74ABT/BCT2244 (positieve logica).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT2244 MIN	SN74ABT2244 MAX	UNIT
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			12	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		5	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-50: Aanbevolen bedrijfscondities van de 74ABT2244.

PARAMETER	TEST CONDITIONS			T_A = 25°C MIN	TYP†	MAX	SN74ABT2244 MIN	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = −32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 12 mA				0.8		0.8	V
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	μA
I_{OZH}§	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}§	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or $V_O \leq$ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O¶	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high		1	250		250	μA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	μA
ΔI_{CC}#	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1.5		1.5	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				3				pF
C_o	V_O = 2.5 V or 0.5 V				8.5				pF

Tabel 3/9.6-51: Elektrische kenmerken van de 74ABT2244.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C MIN	TYP	MAX	SN74ABT2244 MIN	MAX	UNIT
t_{PLH}	A	Y	1	3.4	4.3	1	4.7	ns
t_{PHL}			1	4.5	5.3	1	5.6	
t_{PZH}	$\overline{OE}$	Y	1.1	3.8	4.8	1.1	5.5	ns
t_{PZL}			2.1	6.3	7.3	2.1	8.3	
t_{PHZ}	$\overline{OE}$	Y	2.1	4.5	5.6	2.1	6.6	ns
t_{PLZ}			1.7	4.3	5.3	1.7	5.8	

Tabel 3/9.6-52: Schakeltijden van de 74ABT2244 (zie ook timingdiagram van de 74ABT244).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

		SN74BCT2244			UNIT
		MIN	NOM	MAX	
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−12	mA
I_{OL}	Low-level output current			12	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-53: Aanbevolen bedrijfscondities van de 74ABCT2244.

PARAMETER	TEST CONDITIONS		SN74BCT2244			UNIT
			MIN	TYP[†]	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −1 mA	2.4			V
		I_{OH} = −12 mA	2			
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 1 mA		0.15	0.5	V
		I_{OL} = 12 mA		0.35	0.8	
I_I	V_{CC} = 5.5 V,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	μA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.5 V			−1	mA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V			−50	μA
I_{OS}*	V_{CC} = 5.5 V,	V_O = 0	−100		−225	mA
I_{CCH}	V_{CC} = 5.5 V,	Outputs open		23	37	mA
I_{CCL}				53	77	
I_{CCZ}				6.5	10	
C_i	V_{CC} = 5 V,	V_I = 2.5 V or 0.5 V		6		pF
C_o	V_{CC} = 5 V,	V_O = 2.5 V or 0.5 V		11		pF

Tabel 3/9.6-54: Elektrische kenmerken van de 74BCT2244.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25 °C					UNIT
			'BCT2244			SN74BCT2244		
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	0.5	3	4.4	0.5	4.9	ns
t_{PHL}			1.6	4.6	6.3	1.6	6.7	
t_{PZH}	$\overline{G}$	Y	2.4	6.1	7.7	2.4	8.7	ns
t_{PZL}			3.9	7.6	9.4	3.9	10.4	
t_{PHZ}	$\overline{G}$	Y	1.7	5.2	6.9	1.7	7.8	ns
t_{PLZ}			2.8	6.5	8.3	2.8	9.8	

Tabel 3/9.6-55: Schakeltijden van de 74BCT2244 (zie ook timingdiagram van de 74BLT244).


74ABT25244

8 x buffer/driver (25 Ω) met niet-inverterende 3-state uitgangen

De 74ABT25244 is een 8-voudige buffer/lijndriver die speciaal is ontwikkeld om als 3-state geheugenadres-driver, clockdriver en bus-georiënteerde ontvanger en zender te worden gebruikt. De 74ABT25244 bestaat uit twee 4 bit buffers/line-drivers met actief LAGE output-enable ingangen ($1\overline{OE}$ en $2\overline{OE}$). De uitgangen kunnen 188 mA "sinken" zodat 25 Ω transmissielijnen gemakke-

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


lijk kunnen worden aangestuurd. Door distributed V_{CC} en GND is de kans op schakelpieken verminderd. Met actieve bushold-circuits worden ongebruikte of zwevende ingangen op geschikte logisch niveaus gehouden. Om tijdens power-up/down een hoogimpedante toestand te garanderen dienen de $\overline{OE}$-ingangen via weerstanden met V_{CC} te worden verbonden.




Figuur 3/9.6-54: Aansluitgegevens van de 74ABT25244.

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	H
L	L	H
H	X	Z

Figuur 3/9.6-56: Waarheidstabel van de 74ABT25244.



Figuur 3/9.6-55: Logisch schema van de 74ABT25244 (positieve logica).



Figuur 3/9.6-57: Logisch symbool van de 74ABT25244.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT25244		UNIT
			MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−80	mA
I_{OL}	Low-level output current			188	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-56: Aanbevolen bedrijfscondities van de 74ABT25244.

PARAMETER	TEST CONDITIONS			SN74ABT25244			UNIT
				MIN	TYP†	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2	V
V_{OH}	V_{CC} = 4.75 V,	I_{OH} = −3 mA		2.7			V
	V_{CC} = 4.5 V,	I_{OH} = −53 mA					
	V_{CC} = 4.5 V,	I_{OH} = −80 mA		2.4			
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 94 mA				0.55	V
	V_{CC} = 4.5 V,	I_{OL} = 125 mA					
	V_{CC} = 4.5 V,	I_{OL} = 188 mA				0.7	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1	µA
I_{hold}	V_{CC} = 4.5 V,	V_I = 0.8 V	A pins			100	µA
	V_{CC} = 4.5 V,	V_I = 2 V				−100	
I_{OZH}‡	V_{CC} = 5.5 V,	V_O = 2.7 V				50	µA
I_{OZL}‡	V_{CC} = 5.5 V,	V_O = 0.5 V				−50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50	µA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		−50		180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	Outputs open,	Outputs high			500	µA
			Outputs low			30	mA
			Outputs disabled			500	µA
ΔI_{CC}¶	V_{CC} = 5.5 V, Other inputs at V_{CC} or GND	One input at 3.4 V,				1	mA
C_i	V_{CC} = 5 V,	V_I = V_{CC} or GND					pF
C_o	V_{CC} = 5 V,	V_O = V_{CC} or GND					pF

Tabel 3/9.6-57: Elektrische kenmerken van de 74ABT25244.

74ABT16244, 74ABT162244

16 x buffer/driver met niet-inverterende 3-state uitgangen

Dit zijn "Widebus" 16-voudige buffers/lijndrivers die speciaal werden ontwikkeld voor 3-state geheugenadres-drivers, clockdrivers en bus-georiënteerde ontvangers en zenders. De 74xxx16(2)244 kan worden gebruikt als vier 4 bit, twee 8 bit of één 16 bit buffers/line-driver(s).

De schakeling heeft niet-inverterende uitgangen en vier symmetrische (actief LAGE) $\overline{OE}$-ingangen. Om een hoogimpedante toestand tijdens power-up/down te garanderen kunnen de $\overline{OE}$-ingangen via weerstanden met V_{CC} worden verbonden.

De 74ABT162244 heeft uitgangen die zowel 12 mA kunnen "sinken" als "sourcen" die zijn voorzien van 25 Ω serie-weerstanden om under- en overshoot te verminderen.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT16244		SN74ABT162244		UNIT
			MIN	MAX	MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	4.5	5.5	V
V_{IH}	High-level input voltage		2		2		V
V_{IL}	Low-level input voltage			0.8		0.8	V
V_I	Input voltage		0	V_{CC}	0	V_{CC}	V
I_{OH}	High-level output current			−32		−32	mA
I_{OL}	Low-level output current			64		12	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10		10	ns/V
T_A	Operating free-air temperature		−40	85	−40	85	°C

Tabel 3/9.6-58: Aanbevolen bedrijfscondities van de 74ABT16(2)244.


PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT16244		UNIT
				MIN	TYP[†]	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = −32 mA		2[‡]			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55[‡]		0.55	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	μA
I_{OZH}[§]	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}[§]	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O[¶]	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high			2		2	mA
			Outputs low			32		32	
			Outputs disabled			2		2	
ΔI_{CC}[#]	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1		1	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				7.5				pF
C_o	V_O = 2.5 V or 0.5 V				7				pF

Tabel 3/9.6-59: Elektrische kenmerken van de 74ABT16244.


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT16244		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.3	3.2	1	3.5	ns
t_{PHL}			1	2.3	3.7	1	4.1	
t_{PZH}	$\overline{OE}$	Y	1	2.6	3.8	1	4.6	ns
t_{PZL}			1	2.9	5.5	1	6.2	
t_{PHZ}	$\overline{OE}$	Y	1.7	3.8	4.7	1.7	5.6	ns
t_{PLZ}			1.5	3.2	4.7	1.5	5.6	

Tabel 3/9.6-60: Schakeltijden van de 74ABT16244.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-58: Aansluitgegevens van de 74ABT16(2)244.



Figuur 3/9.6-59: Logisch symbool van de 74ABT16(2)244.


PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT162244		UNIT
				MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = − 3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = − 3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = − 24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = − 32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 12 mA				0.8		0.8	V
I_I	V_{CC} = 5.5 V,	$V_I = V_{CC}$ or GND				±1		±1	μA
I_{OZH}§	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}§	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O¶	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, $V_I = V_{CC}$ or GND	I_O = 0,	Outputs high			2		2	mA
			Outputs low			32		32	
			Outputs disabled			2		2	
ΔI_{CC}#	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1		1	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				7				pF
C_o	V_O = 2.5 V or 0.5 V				7				pF

Tabel 3/9.6-61: Elektrische kenmerken van de 74ABT162244.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	H
L	L	H
H	X	Z


Figuur 3/9.6-60: Waarheidstabel van de 74ABT16(2)244.



Figuur 3/9.6-62: Aansluitgegevens van de 74ABT/BCT540.



Figuur 3/9.6-61: Logisch schema van de 74ABT16(2)244 (positieve logica).




Figuur 3/9.6-63: Logisch symbool van de 74ABT/BCT540.

74ABT540, 74BCT540

8 x buffer/driver met inverterende 3-state uitgangen

De 74xxx540 is een 8-voudige buffer/lijndriver die speciaal ontworpen is voor gebruik als 3-state drivers voor geheugenadresbuffers en bus-lijnen. De in- en uitgangen bevinden zich aan weerszijden van de behuizing om het ontwerpen van de printkaart te vereenvoudigen. De besturing van de inverterende 3-state uitgangen vindt plaats door een 2-input AND-poort met actief LAGE ingangen, zodat de uitgangen hoog-impedant zijn zodra één van de output-enables $\overline{OE1}$ of $\overline{OE2}$ HOOG is.



Figuur 3/9.6-64: Logisch schema van de 74ABT/BCT540 (positieve logica).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	H
L	L	H	L
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-65: Waarheidstabel van de 74ABT/BCT540.

			SN74ABT540		UNIT
			MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		5	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-62: Aanbevolen bedrijfscondities van de 74ABT540.

PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT540		UNIT
				MIN	TYP[†]	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = −32 mA		2[‡]			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55[‡]		0.55	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	μA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O[§]	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high		1	250		250	μA
			Outputs low		24	30		30	mA
			Outputs disabled		0.5	250		250	μA
ΔI_{CC}[¶]	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1.5		1.5	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				3				pF
C_o	V_O = 2.5 V or 0.5 V				8				pF

Tabel 3/9.6-63: Elektrische kenmerken van de 74ABT540.


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT540		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.9	4.1	1	4.8	ns
t_{PHL}			1.6	3.1	4.3	1.6	4.8	
t_{PZH}	$\overline{OE}$	Y	1.2	3.4	4.9	1.2	5.9	ns
t_{PZL}			1.2	3	4.4	1.2	5.1	
t_{PHZ}	$\overline{OE}$	Y	3.1	5.3	6.5	3.1	7.3	ns
t_{PLZ}			2.5	4.4	5.7	2.5	6.2	

Tabel 3/9.6-64: Schakeltijden van de 74ABT540 (zie ook timingdiagram).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

		SN74BCT540			UNIT
		MIN	NOM	MAX	
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			-18	mA
I_{OH}	High-level output current			-15	mA
I_{OL}	Low-level output current			64	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-65: Aanbevolen bedrijfscondities van de 74BCT540.



Figuur 3/9.6-66: Timingdiagrammen van de 74ABT/BCT540.

PARAMETER	TEST CONDITIONS†		SN74BCT540			UNIT
			MIN	TYP‡	MAX	
V_{IK}	V_{CC} = 4.5 V, I_I = −18 mA				−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −15 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 48 mA				V
		I_{OL} = 64 mA		0.42	0.55	
I_{OZH}	V_{CC} = 5.5 V, V_O = 2.7 V				50	µA
I_{OZL}	V_{CC} = 5.5 V, V_O = 0.5 V				−50	µA
I_I	V_{CC} = 5.5 V, V_I = 5.5 V				0.1	mA
I_{IH}	V_{CC} = 5.5 V, V_I = 2.7 V				20	µA
I_{IL}	V_{CC} = 5.5 V, V_I = 0.5 V				−0.6	mA
I_{OS}§	V_{CC} = 5.5 V, V_O = 0		−100		−225	mA
I_{CCL}	V_{CC} = 5.5 V			45	71	mA
I_{CCH}	V_{CC} = 5.5 V			20	30	mA
I_{CCZ}	V_{CC} = 5.5 V			3	6	mA
C_i	V_{CC} = 5 V, V_I = 2.5 V or 0.5 V			5		pF
C_o	V_{CC} = 5 V, V_I = 2.5 V or 0.5 V			10		

Tabel 3/9.6-66: Elektrische kenmerken van de 74BCT540.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C 'BCT540 MIN	TYP	MAX	SN74BCT540 MIN	MAX	UNIT
t_{PLH}	A	Y	2.5	4.1	5.8	2	6.9	ns
t_{PHL}	A	Y	0.6	1.9	3.5	0.3	4	ns
t_{PZH}	$\overline{G}$	Y	4.8	6.8	8.9	4.1	10.1	ns
t_{PZL}	$\overline{G}$	Y	6	8	10	5.3	11.3	ns
t_{PHZ}	$\overline{G}$	Y	3.5	5.7	7.8	2.7	9	ns
t_{PLZ}	$\overline{G}$	Y	3.8	5.5	7.4	3.5	8.5	ns

Tabel 3/9.6-67: Schakeltijden van de 74BCT540 (zie ook timingdiagram).

74ABT16540

16 x buffer/driver met inverterende 3-state uitgangen

Deze "Widebus" 16-voudige buffer/lijn-driver wordt vooral toegepast als 3-state businterface voor data. De 74ABT16540 bestaat uit twee 8 bit buffers/drivers met elk twee actief LAGE output enable ingangen. De ingangen bevinden zich aan één zijde van de Shrink Small outline (DL) behuizing en de inverterende uitgangen aan de andere zijde, zodat het printkaart ontwerp eenvoudig is. Aangezien de 3-state uitgangen per groep worden bestuurd door een 2-input AND-poort met actief LAGE ingangen zijn de uitgangen hoog-impedant zodra één van de output-enables $\overline{OE1}$ of $\overline{OE2}$ HOOG is. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen de $\overline{OE}$-ingangen via weerstanden met V_{CC} te worden verbonden.




Figuur 3/9.6-67: Aansluitgegevens van de 74ABT16540.


			SN74ABT16540 MIN	MAX	UNIT
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-68: Aanbevolen bedrijfscondities van de 74ABT16540.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-68: Logisch symbool van de 74ABT16540.



Figuur 3/9.6-69: Logisch schema van de 74ABT16540 (positieve logica).

PARAMETER	TEST CONDITIONS			T_A = 25°C MIN	TYP†	MAX	SN74ABT16540 MIN	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = − 3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = − 3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = − 32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	µA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	µA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	µA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high			2		2	mA
			Outputs low			32		32	
			Outputs disabled			2		2	
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1		1	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				7				pF
C_o	V_O = 2.5 V or 0.5 V				7				pF

Tabel 3/9.6-69: Elektrische kenmerken van de 74ABT16540.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT16540		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.3	3.3	1	4.1	ns
t_{PHL}			1.1	2.5	4.1	1.1	4.3	
t_{PZH}	$\overline{OE}$	Y	1.1	3.1	4.2	1.1	5.1	ns
t_{PZL}			1.6	3.7	4.8	1.6	5.9	
t_{PHZ}	$\overline{OE}$	Y	1.6	3.4	4.6	1.6	5.3	ns
t_{PLZ}			1.4	2.9	4.1	1.4	4.4	

Tabel 3/9.6-70: Schakeltijden van de 74ABT16540 (zie ook timingdiagram van de 74ABT540).

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	H
L	L	H	L
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-70: Waarheidstabel van de 74ABT16540.




Figuur 3/9.6-71: Aansluitgegevens van de 74ABT/BCT541.

74ABT541, 74BCT541


8 x buffer/driver met niet-inverterende 3-state uitgangen

Deze 8-voudige buffers/lijn-drivers zijn speciaal ontworpen voor gebruik als 3-state drivers voor geheugen-adresbuffers en buslijnen. De ingangen bevinden zich tegenover de uitgangen aan de overzijde van de behuizing. Hierdoor wordt het ontwerpen van de printkaart zeer vereenvoudigd. De niet-inverterende 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen, zodat de uitgangen hoogimpedant zijn zodra één van de output-enables ($\overline{OE1}$ of $\overline{OE2}$) HOOG is.



Figuur 3/9.6-72: Logisch symbool van de 74ABT/BCT541.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series




Figuur 3/9.6-73: Logisch schema van de 74ABT/BCT541 (positieve logica).

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-74: Waarheidstabel van de 74ABT/BCT541.

		SN74ABT541		UNIT
		MIN	MAX	
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	V_{CC}	V
I_{OH}	High-level output current		−32	mA
I_{OL}	Low-level output current		64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate		5	ns/V
T_A	Operating free-air temperature	−40	85	°C

Tabel 3/9.6-71: Aanbevolen bedrijfscondities van de 74ABT541.



Figuur 3/9.6-75: Timingdiagrammen van de 74ABT/BCT541.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		$T_A = 25°C$			SN74ABT541		UNIT
			MIN	TYP†	MAX	MIN	MAX	
V_{IK}	$V_{CC} = 4.5$ V, $I_I = -18$ mA				−1.2		−1.2	V
V_{OH}	$V_{CC} = 4.5$ V, $I_{OH} = -3$ mA		2.5			2.5		V
	$V_{CC} = 5$ V, $I_{OH} = -3$ mA		3			3		
	$V_{CC} = 4.5$ V, $I_{OH} = -24$ mA		2					
	$V_{CC} = 4.5$ V, $I_{OH} = -32$ mA		2‡			2		
V_{OL}	$V_{CC} = 4.5$ V, $I_{OL} = 48$ mA				0.55			V
	$V_{CC} = 4.5$ V, $I_{OL} = 64$ mA				0.55‡		0.55	
I_I	$V_{CC} = 5.5$ V, $V_I = V_{CC}$ or GND				±1		±1	μA
I_{OZH}	$V_{CC} = 5.5$ V, $V_O = 2.7$ V				50		50	μA
I_{OZL}	$V_{CC} = 5.5$ V, $V_O = 0.5$ V				−50		−50	μA
I_{OFF}	$V_{CC} = 0$ V, V_I or $V_O \leq 4.5$ V				±100		±100	μA
I_{CEX}	$V_{CC} = 5.5$ V, $V_O = 5.5$ V	Outputs high			50		50	μA
I_O§	$V_{CC} = 5.5$ V, $V_O = 2.5$ V		−50	−140	−180	−50	−180	mA
I_{CC}	$V_{CC} = 5.5$ V, $I_O = 0$, $V_I = V_{CC}$ or GND	Outputs high		5	250		250	μA
		Outputs low		22	30		30	mA
		Outputs disabled		1	250		250	μA
ΔI_{CC}¶	$V_{CC} = 5.5$ V, One input at 3.4 V, Other inputs at V_{CC} or GND	Outputs enabled			1.5		1.5	mA
		Outputs disabled			50		50	μA
		Control inputs			1.5		1.5	mA
C_i	$V_I = 2.5$ V or 0.5 V			5				pF
C_o	$V_O = 2.5$ V or 0.5 V			5				pF

Tabel 3/9.6-72: Elektrische kenmerken van de 74ABT541.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CC} = 5$ V, $T_A = 25°C$			SN74ABT541		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1	2.6	4.1	1	4.6	ns
t_{PHL}			1	2.9	4.2	1	4.6	
t_{PZH}	$\overline{OE}$	Y	1.1	3.1	4.8	1.1	5.3	ns
t_{PZL}			2.1	4.4	5.9	2.1	6.4	
t_{PHZ}	$\overline{OE}$	Y	2.1	5.1	6.6	2.1	7.1	ns
t_{PLZ}			1.7	4.7	6.2	1.7	6.7	

Tabel 3/9.6-73: Schakeltijden van de 74ABT541 (zie ook timingdiagram).

		SN74BCT541			UNIT
		MIN	NOM	MAX	
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{IK}	Input clamp current			−18	mA
I_{OH}	High-level output current			−15	mA
I_{OL}	Low-level output current			64	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-74: Aanbevolen bedrijfscondities van de 74ABCT541.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS†		SN74BCT541 MIN	SN74BCT541 TYP‡	SN74BCT541 MAX	UNIT
V_{IK}	V_{CC} = 4.5 V, I_I = −18 mA				−1.2	V
V_{OH}	V_{CC} = 4.5 V	I_{OH} = −3 mA	2.4	3.3		V
		I_{OH} = −12 mA				
		I_{OH} = −15 mA	2	3.1		
V_{OL}	V_{CC} = 4.5 V	I_{OL} = 48 mA				V
		I_{OL} = 64 mA		0.42	0.55	
I_{OZH}	V_{CC} = 5.5 V, V_O = 2.7 V				50	μA
I_{OZL}	V_{CC} = 5.5 V, V_O = 0.5 V				−50	μA
I_I	V_{CC} = 5.5 V, V_I = 5.5 V				0.1	mA
I_{IH}	V_{CC} = 5.5 V, V_I = 2.7 V				20	μA
I_{IL}	V_{CC} = 5.5 V, V_I = 0.5 V				−0.6	mA
I_{OS}§	V_{CC} = 5.5 V, V_O = 0		−100		−225	mA
I_{CCL}	V_{CC} = 5.5 V			47	72	mA
I_{CCH}	V_{CC} = 5.5 V			27	40	mA
I_{CCZ}	V_{CC} = 5.5 V			5	7	mA
C_i	V_{CC} = 5 V, V_I = 2.5 V or 0.5 V			5		pF
C_o	V_{CC} = 5 V, V_I = 2.5 V or 0.5 V			10		

Tabel 3/9.6-75: Elektrische kenmerken van de 74BCT541.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C 'BCT541 MIN	TYP	MAX	SN74BCT541 MIN	MAX	UNIT
t_{PLH}	A	Y	2.1	3.7	5.3	1.7	6	ns
t_{PHL}	A	Y	3.7	5.5	7.5	3.4	8.2	ns
t_{PZH}	$\overline{G}$	Y	5.3	7.2	9.3	4.6	10.7	ns
t_{PZL}	$\overline{G}$	Y	6	8	10.4	5.4	11.5	ns
t_{PHZ}	$\overline{G}$	Y	3.5	5.6	7.6	3	8.6	ns
t_{PLZ}	$\overline{G}$	Y	3.4	5.2	7.2	3	8.6	ns


Tabel 3/9.6-76: Schakeltijden van de 74BCT541 (zie ook timingdiagram).

74ABT16541


15 x buffer/driver met niet-inverterende 3-state uitgangen

Deze "Widebus" 16-voudige buffers/lijndrivers worden vooral toegepast als 3-state bus-interface voor data. De 74ABT16541 bestaat uit twee 8 bit buffers/drivers met elk twee actief LAGE output enable ingangen. De ingangen bevinden zich aan de ene zijde van de Shrink Small outline (DL) behuizing en de niet-inverterende uitgangen aan de andere, zodat het ontwerpen van de printkaart eenvoudig is. Aangezien de 3-state uitgangen per groep worden bestuurd door een 2-input AND-poort met actief LAGE ingangen zijn de uitgangen hoog-impedant zodra één van de output-enables $\overline{OE1}$ of $\overline{OE2}$) HOOG is. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen de $\overline{OE}$-ingangen via weerstanden met V_{CC} te worden verbonden.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-76: Aansluitgegevens van de 74ABT16541.



Figuur 3/9.6-78: Logisch schema van de 74ABT16541 (positieve logica).



Figuur 3/9.6-77: Logisch symbool van de 74ABT16541.

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-79: Waarheidstabel van de 74ABT16541.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT16541 MIN	SN74ABT16541 MAX	UNIT
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-77: Aanbevolen bedrijfscondities van de 74ABT16541.

PARAMETER	TEST CONDITIONS			T_A = 25°C MIN	T_A = 25°C TYP†	T_A = 25°C MAX	SN74ABT16541 MIN	SN74ABT16541 MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = −32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	$V_I = V_{CC}$ or GND				±1		±1	µA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	µA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or $V_O \leq$ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	µA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, $V_I = V_{CC}$ or GND	I_O = 0,	Outputs high			2		2	mA
			Outputs low			32		32	
			Outputs disabled			2		2	
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Data inputs	Outputs enabled			1		1	mA
			Outputs disabled			0.05		0.05	
		Control inputs				1.5		1.5	
C_i	V_I = 2.5 V or 0.5 V				7				pF
C_o	V_O = 2.5 V or 0.5 V				7				pF

Tabel 3/9.6-78: Elektrische kenmerken van de 74ABT16541.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C MIN	TYP	MAX	SN74ABT16541 MIN	SN74ABT16541 MAX	UNIT
t_{PLH}	A	Y	1	2.1	3	1	3.4	ns
t_{PHL}			1	2.5	3.6	1	4.2	
t_{PZH}	$\overline{OE}$	Y	1.3	3.2	4.3	1.3	5.2	ns
t_{PZL}			1.6	3.8	4.7	1.6	6	
t_{PHZ}	$\overline{OE}$	Y	1.3	3.4	4.4	1.3	5.1	ns
t_{PLZ}			1	2.7	3.6	1	3.9	


Tabel 3/9.6-79: Schakeltijden van de 74ABT16541 (zie ook timingdiagram van de 74ABT541).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


74ABT827

10 x buffer/driver met niet-inverterende 3-state uitgangen


Dit is een 10-voudige buffer/lijn-driver die vooral wordt gebruikt voor high-performance bus-interfaces voor brede data (of bussen, voorzien van pariteit). De ingangen van de 74ABT827 bevinden zich aan één zijde van de Shrink Small outline (DL) behuizing en de niet-inverterende uitgangen aan de andere om het de printkaart ontwerper gemakkelijk te maken. Aangezien de 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen zijn de uitgangen hoog-impedant zodra één van de output-enables $\overline{OE1}$ of $\overline{OE2}$ HOOG is. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen de $\overline{OE}$-ingangen via weerstanden op V_{CC} te worden aangesloten.



Figuur 3/9.6-81: Logisch symbool van de 74ABT827.



Figuur 3/9.6-80: Aansluitgegevens van de 74ABT827.



Figuur 3/9.6-82: Logisch schema van de 74ABT827 (positieve logica).

		SN74ABT827		UNIT
		MIN	MAX	
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	V_{CC}	V
I_{OH}	High-level output current		−32	mA
I_{OL}	Low-level output current		64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate		5	ns/V
T_A	Operating free-air temperature	−40	85	°C

Tabel 3/9.6-80: Aanbevolen bedrijfscondities van de 74ABT827.

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-83: Waarheidstabel van de 74ABT827.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		T_A = 25°C			SN74ABT827		UNIT
			MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V, I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V, I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V, I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V, I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V, I_{OH} = −32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V, I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V, I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V, V_I = V_{CC} or GND				±1		±1	µA
I_{OZH}	V_{CC} = 5.5 V, V_O = 2.7 V				50		50	µA
I_{OZL}	V_{CC} = 5.5 V, V_O = 0.5 V				−50		−50	µA
I_{OFF}	V_{CC} = 0 V, V_I or $V_O \leq$ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V, V_O = 5.5 V	Outputs high			50		50	µA
I_O§	V_{CC} = 5.5 V, V_O = 2.5 V		−50	−140	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, I_O = 0, V_I = V_{CC} or GND	Outputs high		1	250		250	µA
		Outputs low		24	30		30	mA
		Outputs disabled		0.5	250		250	µA
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Outputs enabled			1.5		1.5	mA
		Outputs disabled			50		50	µA
		Control inputs			1.5		1.5	mA
C_i	V_I = 2.5 V or 0.5 V			4				pF
C_o	V_O = 2.5 V or 0.5 V			7				pF

Tabel 3/9.6-81: Elektrische kenmerken van de 74ABT827.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C			SN74ABT827		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y	1.1	3	4.4	1.1	4.8	ns
t_{PHL}			1.1	2.9	4.1	1.1	4.7	
t_{PZH}	$\overline{OE}$	Y	1.6	3.7	5.1	1.6	5.9	ns
t_{PZL}			2.6	4.6	5.9	2.6	6.9	
t_{PHZ}	$\overline{OE}$	Y	2	4.8	6.3	2	6.8	ns
t_{PLZ}			2.5	5.1	6.6	2.5	6.9	


Tabel 3/9.6-82: Schakeltijden van de 74ABT827 (zie ook timingdiagram van de 74ABT16827).

74BCT2827A


10 x bus/MOS memory-driver met niet-inverterende 25 Ω 3-state uitgangen

De 74BCT2827A is een 10-voudige buffer/lijn-driver die speciaal werd ontwikkeld voor het aansturen van de capacitieve ingangen van MOS DRAM's. Ook is dit IC zeer geschikt als bus-interface voor brede datapaden of bussen met pariteit. De in- en niet-inverterende uitgangen van de 74BCT2827A zijn voorzien van 25 Ω serieweerstanden en bevinden zich aan weerszijden van de behuizing om het printkaart ontwerp eenvoudig te maken. De 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen, zodat alle 10 uitgangen hoog-impedant zijn zodra één van de output-enables HOOG is. De uitgangen zijn ook tijdens power-up/down in de hoogimpedante toestand.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series




Figuur 3/9.6-84: Aansluitgegevens van de 74BCT2827A.



Figuur 3/9.6-85: Logisch schema van de 74BCT2827A (positieve logica).



Figuur 3/9.6-86: Logisch symbool van de 74BCT2827A.



Figuur 3/9.6-87: Timingdiagrammen van de 74BCT2827A.

		MIN	NOM	MAX	UNIT
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{OH}	High-level output current			− 1	mA
I_{OL}	Low-level output current			12	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-83: Aanbevolen bedrijfscondities van de 74BCT2827A.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		MIN	TYP†	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V to 5.5 V,	I_{OH} = −1 mA	V_{CC}−2			V
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 1 mA		0.15	0.5	V
	V_{CC} = 4.5 V,	I_{OL} = 12 mA		0.35	0.8	
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			20	µA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.4 V			−20	µA
I_{OL}	V_{CC} = 4.5 V,	V_O = 2 V	50			mA
I_{OH}	V_{CC} = 4.5 V,	V_O = 2 V	−35			mA
I_I	V_{CC} = 5.5 V,	V_I = 7 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	µA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.4 V			−0.2	mA
I_O‡	V_{CC} = 5.5 V,	V_O = 2.25 V	−30		−112	mA
I_{CCL}	V_{CC} = 5.5 V,	Outputs open		28	40	mA
I_{CCZ}	V_{CC} = 5.5 V,	Outputs open		4.5	8	

Tabel 3/9.6-84: Elektrische kenmerken van de 74BCT2827A.


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C,			V_{CC} = 4.5 V to 5.5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = MIN to MAX		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y		4	6	2	7	ns
t_{PHL}				6	8	2	9	
t_{PZH}	$\overline{G}$	Y		8	10	4	13	ns
t_{PZL}				11	14	6	17	
t_{PHZ}	$\overline{G}$	Y		8	12	4	15	ns
t_{PLZ}				7	11	3	13	

Tabel 3/9.6-85: Schakeltijden van de 74BCT2827A (zie ook timingdiagram).

74BCT29827A


10 x bus/MOS memory-driver met niet-inverterende 3-state uitgangen

De 74BCT29827A is een 10-voudige buffer/lijn-driver die vooral wordt gebruikt als bus-interface voor brede datapaden of bussen met pariteit. De ingangen hebben PNP-transistoren om de belasting te verkleinen. De 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen, zodat alle uitgangen hoog-impedant zijn zodra één van de output-enables HOOG is. De in- en niet-inverterende uitgangen van de 74BCT29827A bevinden zich aan weerszijden van de behuizing. De uitgangen zijn ook tijdens power-up/down in de hoog-impedante toestand.




Figuur 3/9.6-88: Aansluitgegevens van de 74BCT29827A.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-89: Logisch schema van de 74BCT29827A (positieve logica).



Figuur 3/9.6-90: Logisch symbool van de 74BCT29827A.

		MIN	NOM	MAX	UNIT
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{OH}	High-level output current			−24	mA
I_{OL}	Low-level output current			48	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-86: Aanbevolen bedrijfscondities van de 74BCT29827A.

PARAMETER	TEST CONDITIONS†		MIN	TYP‡	MAX	UNIT
V_{IK}	V_{CC} = MIN,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = MIN	I_{OH} = −15 mA	2.4			V
		I_{OH} = −24 mA	2			
V_{OL}	V_{CC} = MIN,	I_{OL} = 48 mA		0.35	0.5	V
I_{OZH}	V_{CC} = MAX,	V_O = 2.7 V			20	μA
I_{OZL}	V_{CC} = MAX,	V_O = 0.4 V			−20	μA
I_I	V_{CC} = MAX,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = MAX,	V_I = 2.7 V			20	μA
I_{IL}	V_{CC} = MAX,	V_I = 0.4 V			−0.2	mA
I_{OS}§	V_{CC} = MAX,	V_O = 0	−75		−250	mA
I_{CCL}	V_{CC} = MAX,	Outputs open		28	40	mA
I_{CCZ}	V_{CC} = MAX,	Outputs open		3.5	6	mA

Tabel 3/9.6-87: Elektrische kenmerken van de 74BCT29827A.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C			V_{CC} = 4.5 V to 5.5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = MIN to MAX		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y		3.5	6	1	7	ns
t_{PHL}				5	7	2	9	
t_{PZH}	$\bar{G}$	Y		7	10	2	12	ns
t_{PZL}				10	13	4	15	
t_{PHZ}	$\bar{G}$	Y		7	10	2	12	ns
t_{PLZ}				7	10	2	12	

Tabel 3/9.6-88: Schakeltijden van de 74BCT29827A (zie ook timingdiagram van de 74BCT2827A).

74ABT16827


20 x buffer/driver met niet-inverterende 3-state uitgangen

Deze "Widebus" 20-voudige buffer/lijn-driver wordt vooral toegepast als 3-state bus-interface voor data. De 74ABT15827 is opgebouwd uit twee 10 bit buffers/drivers met elk twee actief LAGE output enable ingangen. De ingangen van dit IC bevinden zich aan de ene zijde van de Shrink Small outline (DL) behuizing en de niet-inverterende uitgangen aan de andere. Aangezien de 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen zijn de uitgangen van een groep hoog-impedant zodra één van de output-enables $\overline{OE1}$ of $\overline{OE2}$ HOOG is. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen de $\overline{OE}$-ingangen via weerstanden met V_{CC} te worden verbonden.




Figuur 3/9.6-91: Aansluitgegevens van de 74ABT16827.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-92: Logisch symbool van de 74ABT16827.



Figuur 3/9.6-93: Logisch schema van de 74ABT16827 (positieve logica).

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-94: Waarheidstabel van de 74ABT16827.

			SN74ABT16827 MIN	SN74ABT16827 MAX	UNIT
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	Input transition rise or fall rate	Outputs enabled		10	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-89: Aanbevolen bedrijfscondities van de 74ABT16827.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


PARAMETER	TEST CONDITIONS			T_A = 25°C MIN	T_A = 25°C TYP†	T_A = 25°C MAX	SN74ABT16827 MIN	SN74ABT16827 MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = − 3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = − 3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = − 32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	µA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	µA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	µA
I_{OFF}	V_{CC} = 0 V,	V_I or V_O ≤ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	µA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high			2		2	mA
			Outputs low			32		32	
			Outputs disabled			2		2	
ΔI_{CC}¶	V_{CC} = 5.5 V, Other inputs at V_{CC} or GND	One input at 3.4 V,				1.5		1.5	mA
C_i	V_I = 2.5 V or 0.5 V								pF
C_o	V_O = 2.5 V or 0.5 V								pF

Tabel 3/9.6-90: Elektrische kenmerken van de 74ABT16827.

74ABT828

10 x buffer/driver met inverterende 3-state uitgangen

Dit is een 10-voudige buffer/lijn-driver die vooral wordt gebruikt als high-performance bus-interface voor brede data of bussen, voorzien van pariteit. De ingangen van de 74ABT828 bevinden zich aan één zijde van de Shrink Small outline (DB) behuizing en de inverterende uitgangen aan de andere om het printkaart ontwerpen gemakkelijk te maken. Aangezien de 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen zijn de uitgangen hoog-impedant zodra één van de output-enables $\overline{OE1}$ of $\overline{OE2}$ HOOG is. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen de $\overline{OE}$-ingangen via weerstanden op V_{CC} te worden aangesloten.




Figuur 3/9.6-95: Aansluitgegevens van de 74ABT828.


		SN74ABT828 MIN	SN74ABT828 MAX	UNIT
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	V_{CC}	V
I_{OH}	High-level output current		−32	mA
I_{OL}	Low-level output current		64	mA
Δt/Δv	Input transition rise or fall rate		5	ns/V
T_A	Operating free-air temperature	−40	85	°C

Tabel 3/9.6-91: Aanbevolen bedrijfscondities van de 74ABT828.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-96: Logisch symbool van de 74ABT828.



Figuur 3/9.6-99: Timingdiagrammen van de 74ABT828.



Figuur 3/9.6-97: Logisch schema van de 74ABT828 (positieve logica).

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	H
L	L	H	L
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-98: Waarheidstabel van de 74ABT828.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

PARAMETER	TEST CONDITIONS		T_A = 25°C MIN	TYP†	MAX	SN74ABT828 MIN	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V, I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V, I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V, I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V, I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V, I_{OH} = −32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V, I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V, I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V, V_I = V_{CC} or GND				±1		±1	µA
I_{OZH}	V_{CC} = 5.5 V, V_O = 2.7 V				50		50	µA
I_{OZL}	V_{CC} = 5.5 V, V_O = 0.5 V				−50		−50	µA
I_{OFF}	V_{CC} = 0 V, V_I or $V_O \leq$ 4.5 V				±100		±100	µA
I_{CEX}	V_{CC} = 5.5 V, V_O = 5.5 V	Outputs high			50		50	µA
I_O§	V_{CC} = 5.5 V, V_O = 2.5 V		−50	−140	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, I_O = 0, V_I = V_{CC} or GND	Outputs high		1	250		250	µA
		Outputs low		24	30		30	mA
		Outputs disabled		0.5	250		250	µA
ΔI_{CC}¶	V_{CC} = 5.5 V, One input at 3.4 V, Other inputs at V_{CC} or GND	Outputs enabled			1.5		1.5	mA
		Outputs disabled			50		50	µA
		Control inputs			1.5		1.5	mA
C_i	V_I = 2.5 V or 0.5 V			4				pF
C_o	V_O = 2.5 V or 0.5 V			7				pF

Tabel 3/9.6-92: Elektrische kenmerken van de 74ABT828.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, T_A = 25°C MIN	TYP	MAX	SN74ABT828 MIN	MAX	UNIT
t_{PLH}	A	Y	1.1	3	4.4	1.1	4.8	ns
t_{PHL}			1.1	2.9	4.1	1.1	4.7	
t_{PZH}	$\overline{OE}$	Y	1.6	3.7	5.1	1.6	5.9	ns
t_{PZL}			2.6	4.6	5.9	2.6	6.9	
t_{PHZ}	$\overline{OE}$	Y	2	4.8	6.3	2	6.8	ns
t_{PLZ}			2.5	5.1	6.6	2.5	6.9	


Tabel 3/9.6-93: Schakeltijden van de 74ABT828 (zie ook timingdiagram).

74BCT2828A


10 x bus/MOS memory-driver met inverterende 3-state uitgangen

De 74BCT2828A is een speciaal voor het aansturen van de capacitieve ingangen van MOS DRAM's ontwikkelde 10-voudige buffer/lijn-driver. De 74BCT2828A is ook zeer geschikt als bus-interface voor brede datapaden of bussen met pariteit. De ingangen en inverterende uitgangen van de 74BCT2828A zijn voorzien van 25 Ω serieweerstanden en bevinden zich aan weerszijden van de behuizing om het printkaart ontwerp eenvoudig te maken. De 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen, zodat alle 10 uitgangen hoog-impedant zijn zodra één van de output-enables HOOG is. De uitgangen zijn hoogimpedant tijdens power up/down.


9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-100: Aansluitgegevens van de 74BCT2828A.



Figuur 3/9.6-101: Logisch schema van de 74BCT2828A (positieve logica).



Figuur 3/9.6-102: Logisch symbool van de 74BCT2828A.

		MIN	NOM	MAX	UNIT
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{OH}	High-level output current			−1	mA
I_{OL}	Low-level output current			12	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-94: Aanbevolen bedrijfscondities van de 74BCT2828A.

PARAMETER	TEST CONDITIONS		MIN	TYP†	MAX	UNIT
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = 4.5 V to 5.5 V,	I_{OH} = −1 mA	V_{CC}−2			V
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 1 mA		0.15	0.5	V
	V_{CC} = 4.5 V,	I_{OL} = 12 mA		0.35	0.8	
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V			20	µA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.4 V			−20	µA
I_{OL}	V_{CC} = 4.5 V,	V_O = 2 V	50			mA
I_{OH}	V_{CC} = 4.5 V,	V_O = 2 V	−35			mA
I_I	V_{CC} = 5.5 V,	V_I = 7 V			0.1	mA
I_{IH}	V_{CC} = 5.5 V,	V_I = 2.7 V			20	µA
I_{IL}	V_{CC} = 5.5 V,	V_I = 0.4 V			−0.2	mA
I_O‡	V_{CC} = 5.5 V,	V_O = 2.25 V	−30		−112	mA
I_{CCL}	V_{CC} = 5.5 V,	Outputs open		28	40	mA
I_{CCZ}	V_{CC} = 5.5 V,	Outputs open		3.5	6	

Tabel 3/9.6-95: Elektrische kenmerken van de 74BCT2828A.

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C,			V_{CC} = 4.5 V to 5.5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = MIN to MAX		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y		5	7	2	8	ns
t_{PHL}				5	7	2	8	
t_{PZH}	$\overline{G}$	Y		8	11	4	12	ns
t_{PZL}				10	14	6	16	
t_{PHZ}	$\overline{G}$	Y		10	14	4	16	ns
t_{PLZ}				8	12	3	14	

Tabel 3/9.6-96: Schakeltijden van de 74BCT2828A (zie ook timingdiagram van de 74ABT828).


74BCT29828A

10 x buffer/bus-driver met inverterende 3-state uitgangen

De 74BCT29828A is een 10-voudige buffer/lijn-driver die vooral toepasbaar is als bus-interface voor brede datapaden of bussen met pariteit. De ingangen hebben PNP-transistoren om de ingangsstroom te verkleinen. De 3-state inverterende uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen, zodat alle uitgangen hoog-impedant zijn zodra één van de output-enables HOOG is. De in- en uitgangen van de 74BCT29828A bevinden zich aan weerszijden van de behuizing. De uitgangen zijn ook tijdens power-up/down in de hoog-impedante toestand.




Figuur 3/9.6-103: Aansluitgegevens van de 74BCT29828A.



Figuur 3/9.6-104: Logisch schema van de 74BCT29828A (positieve logica).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series



Figuur 3/9.6-105: Logisch symbool van de 74BCT29828A.

		MIN	NOM	MAX	UNIT
V_{CC}	Supply voltage	4.5	5	5.5	V
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
I_{OH}	High-level output current			−24	mA
I_{OL}	Low-level output current			48	mA
T_A	Operating free-air temperature	0		70	°C

Tabel 3/9.6-97: Aanbevolen bedrijfscondities van de 74BCT29828A.

PARAMETER	TEST CONDITIONS†		MIN	TYP‡	MAX	UNIT
V_{IK}	V_{CC} = MIN,	I_I = −18 mA			−1.2	V
V_{OH}	V_{CC} = MIN	I_{OH} = −15 mA	2.4			V
		I_{OH} = −24 mA	2			
V_{OL}	V_{CC} = MIN,	I_{OL} = 48 mA		0.35	0.5	V
I_{OZH}	V_{CC} = MAX,	V_O = 2.7 V			20	µA
I_{OZL}	V_{CC} = MAX,	V_O = 0.4 V			−20	µA
I_I	V_{CC} = MAX,	V_I = 5.5 V			0.1	mA
I_{IH}	V_{CC} = MAX,	V_I = 2.7 V			20	µA
I_{IL}	V_{CC} = MAX,	V_I = 0.4 V			−0.2	mA
I_{OS}§	V_{CC} = MAX,	V_O = 0	−75		−250	mA
I_{CCL}	V_{CC} = MAX,	Outputs open		28	40	mA
I_{CCZ}	V_{CC} = MAX,	Outputs open		3.5	6.5	mA

Tabel 3/9.6-98: Elektrische kenmerken van de 74BCT29828A.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} = 5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = 25°C			V_{CC} = 4.5 V to 5.5 V, C_L = 50 pF, R1 = 500 Ω, R2 = 500 Ω, T_A = MIN to MAX		UNIT
			MIN	TYP	MAX	MIN	MAX	
t_{PLH}	A	Y		3.5	6	1	7	ns
t_{PHL}				3.5	6	1	7	
t_{PZH}	$\overline{G}$	Y		7	9	2	11	ns
t_{PZL}				9	13	4	15	
t_{PHZ}	$\overline{G}$	Y		6	9	2	10	ns
t_{PLZ}				6	10	2	11	

Tabel 3/9.6-99: Schakeltijden van de 74BCT29828A (zie ook timingdiagram van de 74ABT828).


74ABT16828

20 x buffer/driver met inverterende 3-state uitgangen


Deze "widebus" 20-voudige buffer/lijndriver wordt vooral gebruikt als 3-state businterface voor data. De 74ABT16828 is samengesteld uit twee 10 bit buffers/drivers met elk twee actief LAGE output enable ingangen. De ingangen van dit IC bevinden zich aan de ene zijde van de Shrink Small

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series


outline (DL) behuizing en de inverterende uitgangen aan de andere. Aangezien de 3-state uitgangen worden bestuurd door een 2-input AND-poort met actief LAGE ingangen worden de uitgangen van een groep hoog-impedant zodra één van de output-enables $\overline{OE1}$ of $\overline{OE2}$ HOOG gaat. Om een hoogimpedante toestand tijdens power-up/down te garanderen dienen de $\overline{OE}$-ingangen via weerstanden met V_{CC} te worden verbonden.



Figuur 3/9.6-107: Logisch symbool van de 74ABT16828.



Figuur 3/9.6-106: Aansluitgegevens van de 74ABT16828.



Figuur 3/9.6-108: Logisch schema van de 74ABT16828 (positieve logica).

9.6 Octal-typen uit de BICMOS en Advanced BICMOS series

			SN74ABT16828		UNIT
			MIN	MAX	
V_{CC}	Supply voltage		4.5	5.5	V
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_I	Input voltage		0	V_{CC}	V
I_{OH}	High-level output current			−32	mA
I_{OL}	Low-level output current			64	mA
$\Delta t/\Delta v$	*Input transition rise or fall rate*	Outputs enabled		10	ns/V
T_A	Operating free-air temperature		−40	85	°C

Tabel 3/9.6-100: Aanbevolen bedrijfscondities van de 74ABT16828.

PARAMETER	TEST CONDITIONS			T_A = 25°C			SN74ABT16828		UNIT
				MIN	TYP†	MAX	MIN	MAX	
V_{IK}	V_{CC} = 4.5 V,	I_I = −18 mA				−1.2		−1.2	V
V_{OH}	V_{CC} = 4.5 V,	I_{OH} = −3 mA		2.5			2.5		V
	V_{CC} = 5 V,	I_{OH} = −3 mA		3			3		
	V_{CC} = 4.5 V,	I_{OH} = −24 mA		2					
	V_{CC} = 4.5 V,	I_{OH} = −32 mA		2‡			2		
V_{OL}	V_{CC} = 4.5 V,	I_{OL} = 48 mA				0.55			V
	V_{CC} = 4.5 V,	I_{OL} = 64 mA				0.55‡		0.55	
I_I	V_{CC} = 5.5 V,	V_I = V_{CC} or GND				±1		±1	μA
I_{OZH}	V_{CC} = 5.5 V,	V_O = 2.7 V				50		50	μA
I_{OZL}	V_{CC} = 5.5 V,	V_O = 0.5 V				−50		−50	μA
I_{OFF}	V_{CC} = 0 V,	V_I or $V_O \leq$ 4.5 V				±100		±100	μA
I_{CEX}	V_{CC} = 5.5 V,	V_O = 5.5 V	Outputs high			50		50	μA
I_O§	V_{CC} = 5.5 V,	V_O = 2.5 V		−50	−100	−180	−50	−180	mA
I_{CC}	V_{CC} = 5.5 V, V_I = V_{CC} or GND	I_O = 0,	Outputs high			2		2	mA
			Outputs low			32		32	
			Outputs disabled			2		2	
ΔI_{CC}¶	V_{CC} = 5.5 V, Other inputs at V_{CC} or GND	One input at 3.4 V,				1.5		1.5	mA
C_i	V_I = 2.5 V or 0.5 V								pF
C_o	V_O = 2.5 V or 0.5 V								pF

Tabel 3/9.6-101: Elektrische kenmerken van de 74ABT16828.

INPUTS			OUTPUT
$\overline{OE1}$	$\overline{OE2}$	A	Y
L	L	L	H
L	L	H	L
H	X	X	Z
X	H	X	Z

Figuur 3/9.6-109: Waarheidstabel van de 74ABT16828.

3/10

Transceivers (twee-richting buffers)

Inhoud

74448	4 tridirectionele bus-transceivers met inverterende- en niet-inverterende open collector uitgangen
74449	4 bus-transceivers met 3-state uitgangen (richting per kanaal instelbaar)
74540	8 buffers/lijndrivers, inverterende 3-state uitgangen
74541	8 buffers/lijndrivers met 3-state uitgangen
74620	8 bus-transceivers met inverterende 3-state uitgangen
74621	8 bus-transceivers met open collector uitgangen
74622	8 bus-transceivers met inverterende open collector uitgangen
74623	8 bus-transceivers met 3-state uitgangen
74638	8 bus-transceivers, A-bus met open collector, B-bus met 3-state uitgangen (inverterend)
74639	8 bus-transceivers, A-bus met open collector, B-bus met 3-state uitgangen
74640	8 bus-transceivers met Schmitt-trigger ingangen en inverterende 3-state uitgangen
74641	8 bus-transceivers met Schmitt-trigger ingangen en 3-state uitgangen
74642	8 bus-transceivers met Schmitt-trigger ingangen en inverterende open collector uitgangen
74643	8 bus-transceivers met Schmitt-trigger ingangen en 3-state uitgangen (wel-/niet-inverterend)
74644	8 bus-transceivers met Schmitt-trigger ingangen en open collector uitgangen (wel-/niet-inverterend)
74645	8 bus-transceivers met Schmitt-trigger ingangen en 3-state uitgangen
74646	8 bus-transceivers/registers met 3-state uitgangen
74647	8 bus-transceivers/registers open collector uitgangen
74648	8 bus-transceivers/registers met inverterende 3-state uitgangen
74649	8 bus-transceivers/registers met inverterende open collector uitgangen
74651	8 bus-transceivers/registers met inverterende 3-state uitgangen
74652	8 bus-transceivers/registers met 3-state uitgangen

3/10.3 (1)4xxx-serie CMOS

(aanvulling 14)

(1)4503	6 buffers/bus-drivers met 3-state uitgangen
(1)40097	6 buffers/bus-drivers met 3-state uitgangen
(1)40098	6 buffers/bus-drivers met inverterende 3-state uitgangen
(1)40240	8 buffers/lijndrivers met inverterende 3-state uitgangen
(1)40244	8 buffers/bus-drivers met 3-state uitgangen

(1)40245	8 bus-transceivers met 3-state uitgangen

3/10.5 Transceivers 74AC(T)11xx-serie

(aanvulling 46)

74A (T)11240	8 buffers/lijndrivers met inverterende 3-state uitgangen
74AC(T)11241	8 buffers/lijndrivers met 3-state uitgangen
74AC(T)11244	8 buffers/lijndrivers met 3-state uitgangen
74AC(T)11245	8 bus-transceivers met 3-state uitgangen
74AC(T)11620	8 bus-transceivers met inverterende 3-state uitgangen
74AC(T)11623	8 bus-transceivers met 3-state uitgangen
74AC(T)11640	8 bus-transceivers met inverterende 3-state uitgangen
74AC(T)11643	8 bus-transceivers met inverterende en niet-inverterende 3-state uitgangen
74AC (T) 11646	8 bus-transceivers/registers met 3-state uitgangen


3/10.1

Achtergrond-informatie

Inleiding


In de moderne digitale techniek wordt veelvuldig gebruik gemaakt van zogenaamde "bussen". Dit zijn structuren waarbij meerdere parallelle lijnen dienen om gegevens te transporteren, bijvoorbeeld tussen een microprocessor en het daarbij behorende (werk)geheugen, in- en uitgangsschakelingen, registers, enzovoorts. Meestal worden 4, 8, 16, 32 of 64 parallelle lijnen gebruikt, waarbij men dan bijvoorbeeld spreekt van een "8-bit brede bus".

Er wordt bij (micro)computers onderscheid gemaakt tussen de adresbus, databus en controlbus (zie figuur 3/10.1-1).



Figuur 3/10.1-1: Eenvoudig computermodel met bidirectionele databus en controlbus en unidirectionele adresbus.


10.1 Achtergrond-informatie



G	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1

Figuur 3/10.1-2: Logisch symbool en waarheidstabel van een tri-state buffer.

De informatie op de adresbus is altijd afkomstig van de processor (adressen) en wordt zodoende unidirectioneel (één-richting) genoemd. De informatie op de controlbus dient voor "timing en control". Bij kleine computers worden deze signalen alleen door de processor geleverd, maar bij grotere vindt transport in twee richtingen plaats (bidirectioneel). De databus is altijd bidirectioneel, aangezien gegevens zowel van als naar de processor getransporteerd moeten worden. Het is hierbij noodzakelijk dat de data door slechts één schakeling tegelijk op de bus wordt gezet.



Figuur 3/10.1-3: Het inwendige van (een lijn) van een busbuffer met tri-state buffer.

Tri-state buffer als basis


De schakeling waarvan in figuur 3/10.1-2 het logisch symbool en de waarheidstabel zijn getekend, maakt het mogelijk om data uit verschillende bronnen op dezelfde bus te zetten.

Het is een buffer met een zogenaamde "tri-state"-uitgang. Wanneer de Enable-ingang (ook Grant- of C-ingang genoemd) HOOG is, is de uitgang afhankelijk van de data-ingang HOOG of LAAG. Is de Enable-ingang LAAG, dan is de uitgang ALTIJD hoog-impedant (of zwevend). In figuur 3/10.1-3 is getekend hoe zo'n schakeling in de praktijk wordt opgebouwd, terwijl figuur 3/10.1-4 alleen de laatste trap ervan weergeeft.


Wanneer transistor Q1 geleidt is uitgang Y HOOG; geleidt transistor Q2, dan is de uitgang LAAG. Geleiden van Q1 en Q2 tegelijkertijd zou een kortsluiting van V_{CC} naar GND betekenen en mag dus niet voorkomen.
Wel kunnen Q1 en Q2 tegelijk sperren (de derde mogelijkheid: 3- of tri-state). In dat geval zal de uitgang geen stroom meer kunnen leveren zodat gezegd wordt dat de uitgang "zwevend" is. Figuur 3/10.1-5 zou een vervangingsschema hiervoor kunnen zijn.

Door de uitgangstrap loopt slechts een zeer kleine lekstroom en de transistoren zijn vervangen door weerstanden met zeer hoge waarden: de uitgang is "hoog-impedant".


10.1 Achtergrond-informatie



Figuur 3/10.1-4: Schematische voorstelling van de laatste trap van een tri-state buffer.



Figuur 3/10.1-6: Constructie van een unidirectionele bus (data van A naar Y of van B naar Y, bij G1 respectievelijk G2 LAAG).




Figuur 3/10.1-5: Vervangingsschema van de laatste trap van een tri-state buffer in sperrende toestand.

Constructie van de bus


Voor het construeren van een buslijn worden meerdere tri-state schakelingen gebruikt, zoals getekend in figuur 3/10.1-6.

De uitgangen kunnen nu met elkaar worden verbonden als slechts één schakeling tegelijk "meester" van de bus is. Als bijvoorbeeld G1 HOOG is, komt data A op de bus Y. In dat geval moet G2 LAAG zijn om data B te sperren. Hierna kan bijvoorbeeld data B op de bus worden gezet, waarbij data A gesperd moet worden. Het is uiteraard mogelijk om nog meer schakelingen op dezelfde Y aan te sluiten, als er maar op gelet wordt dat er slechts één meester tegelijk is.
Tot nu toe ging de data slechts één kant op en was er sprake van zogenaamde "busbuffers" of "busdrivers". Met dezelfde onderdelen is het ook mogelijk om de data naar keuze van links naar rechts of andersom te laten gaan.
Met draait daartoe één van de tri-state buffers om (zie figuur 3/10.1-7).


10.1 Achtergrond-informatie



Figuur 3/10.1-7: Constructie van een transceiver (data van A naar B bij G1 = HOOG of van B naar A bij G2 = HOOG).




CONTROL INPUTS		OPERATION
Ḡ	DIR	
L	L	B data to A bus
L	H	A data to B bus
H	X	Isolation



Figuur 3/10.1-8: Schematische opbouw, logisch symbool en waarheidstabel van de 8 bit transceiver 74HC245.

10.1 Achtergrond-informatie



Figuur 3/10.1-9: Constructie van een bidirectionele bus C (data van A of B naar C of van C naar A of B).

Is G1 nu HOOG en G2 LAAG, dan gaat de data van A naar B en is G1 LAAG met G2 HOOG, dat gaat de data van B naar A. Zijn G1 en G2 beiden LAAG, dan zijn A en B volledig van elkaar gescheiden.
Op deze wijze is een "transceiver" (TRANSmitter/reCEIVER) ontstaan, waarvan in figuur 3/10.1-8 een voorbeeld uit de praktijk is getekend, de 8 bit brede 74HC245.

In het diagram en het logisch symbool ziet men dat de data van A naar B gaat als DIR HOOG is en van B naar A als DIR LAAG is (op voorwaarde dat $\overline{G}$ LAAG is). Aan de A-zijde kan zich nu bijvoorbeeld een processor bevinden, met aan de B-zijde een geheugen. De processor kan dan data in het geheugen schrijven en deze later ook weer ophalen.

In figuur 3/10.1-9 is tenslotte een uitbreiding (van één lijn) met nog een transceiver getekend, zodat data van A of B naar C of van C naar A of B kan gaan, hetgeen bijvoorbeeld overeenkomt met de databus in figuur 3/10.1-1.

10.1 Achtergrond-informatie


10.2 Transceivers 74xx-serie

3/10.2

Transceivers 74xx-serie


74226

4 bit BUS Tranceivers met parallel latches



Figuur 3/10-226.

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc				125						mA
Ios				–50 –180						mA
Tplh¹⁾				20						ns
Tphl¹⁾				15						ns
Tphl²⁾				25						ns
Tphl²⁾				19						ns
Tpzh³⁾				12						ns
Tpzl³⁾				12						ns
Tphz⁴⁾				10						ns
Tplz⁴⁾				10						ns



1) van A of B → B of A 2) van select → A of B; strobe GBA of GAB → A of B


3) OCBA of OCAB → A of B 4) OCBA of OCAB → A of B


10.2 Transceivers 74xx-serie

(bus-management functietabel)

MODE CONTROLS S2	MODE CONTROLS S1	STROBES GAB	STROBES GBA	A-TO-B LATCHES 1	A-TO-B LATCHES 2	B-TO-A LATCHES 1	B-TO-A LATCHES 2	OPERATION
L	L	X	L	Latch	Trans	Trans	Trans	Pass B to A
			H			Latch	Trans	Read out stored data
L	H	X	X	Latch	Trans	Latch	Trans	Read out stored data
H	L	L	X	Trans	Trans	Latch	Trans	Pass A to B
		H		Latch	Trans			Read out stored data
H	H	L	L	Trans	Latch	Trans	Latch	Read in both buses
		H	H	Latch	Latch	Latch	Latch	Store bus data

H = high level L = low level X = irrelevant Latch = latched Trans = transparent






Voorbeelden van bus-management functies. Het uitwisselen van data tussen de twee buslijnen kan geschieden door een enkele hoog-naar-laag overgang op S2, wanneer S1 hoog is.

10.2 Transceivers 74xx-serie


74240

8-voudige buffers/lijndrivers met inverterende 3-state uitgangen



Figuur 3/10.2-240

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D			19 / 50 / 42	95 / 120 / 120	13 / 26 / 29	11 / 51 / 24	41 / 13 / 14	0.05 [3]	80 [3]	mA
Ios			15 / 64	–50 / –225	–50 / –225	–50 / –115	–30 / –112	–30 / 20	4	mA
Tplh			5.1	4.5	9	2 / 7	2 / 9	60	10	ns
Tphl			3.5	4.5	12	2 / 6	2 / 9	60	10	ns
Tpzl[1]			6.9	10	20	2 / 9.5	5 / 18	45	15	ns
Tpzh[1]			3.5	6.5	15	2 / 7	5 / 13	50	15	ns
Tplz[2]			6	10	15	2 / 12.5	3 / 12	50	22	ns
Tphz[2]			4	6	10	2 / 5.5	2 / 10	45	22	ns




[1] uitgang enable-tijd [2] uitgang disable-tijd [3] μA

INPUTS		OUTPUT
Ḡ	A	Y
L	H	L
L	L	H
H	X	Z

10.2 Transceivers 74xx-serie


74241

8-voudige buffers/lijndrivers met 3-state uitgangen



Figuur 3/10.2-241

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D			40 / 60 / 60	95 / 120 / 120	13 / 27 / 32	22 / 61 / 35	9 / 15 / 17		3) 80	mA
Ios			15 / 64	−50 / −225	−50 / −225	−50 / −115	−30 / −112		4	mA
Tplh			4	6	12	2 / 9	3 / 11		12	ns
Tphl			4	6	12	2 / 7	3 / 10		12	ns
Tpzl[1]			5.4	10	20	2 / 8	7 / 21		17	ns
Tpzh[1]			4.3	8	15	2 / 10	7 / 21		17	ns
Tplz[2]			4.5	10	15	2 / 10.5	3 / 15		18	ns
Tphz[2]			4.5	6	10	2 / 6.5	2 / 10		18	ns



[1] uitgang enable-tijd [2] uitgang disable-tijd [3] μA


INPUTS 1G̅	INPUTS 1A	OUTPUT 1Y
L	H	H
L	L	L
H	X	Z

INPUTS 2G	INPUTS 2A	OUTPUT 2Y
H	H	H
H	L	L
L	X	Z

10.2 Transceivers 74xx-serie


74242

4-voudige bus-transceiver met inverterende 3-state uitgangen



Figuur 3/10.2-242

LOGICA	TTL	L	F	S	LS	AS	ALS[3]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D			30 46 42	80 100 100	22 29 29	18 38 25	10 14 15		80[4]	mA
Ios			–64 –120	–50 –225	–40 –225	–50 –150	–30 –112		6	mA
Tplh			7	4.5	9	2 7	3 15		12	ns
Tphl			4.7	4.5	12	2 6	2 14		12	ns
Tpzh[1]			4.7	6.5	15	3 6	4 22		15	ns
Tpzl[1]			9	10	20	3 8	7 25		15	ns
Tphz[2]			5.3	6	10	3 6	2 16		15	ns
Tplz[2]			6.5	10	15	3 10.5	4 28		15	ns



[1] uitgang enable-tijd [2] uitgang disable-tijd [3] 74ALS242A [3] μA


Control inputs		Data port status	
ḠAB	GBA	A	B
H	H	Ō	I
L	H	*	*
H	L	isolated	
L	L	I	Ō

* hierbij kan destructieve oscillatie optreden
I = Input Ō = inverting output

10.2 Transceivers 74xx-serie

74243


4-voudige bus-transceiver met 3-state uitgangen



Figuur 3/10.2-243

LOGICA	TTL	L	F	S	LS	AS	ALS[3]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L D			64 64 71	95 120 120	22 29 32	28 47 35	15 20 21		80[4]	mA
Ios			−64 −120	−50 −225	−40 −225	−50 −150	−30 −112		6	mA
Tplh			4	6	12	3 7.5	4 11		12	ns
Tphl			4	6	12	3 6.5	4 11		12	ns
Tpzh[1]			4.3	8	15	2 9	7 20		15	ns
Tpzl[1]			5.8	10	20	2 7.5	7 20		15	ns
Tphz[2]			4.5	6	10	2 6.5	2 14		15	ns
Tplz[2]			4.5	10	15	2 9	3 22		15	ns

[1] uitgang enable-tijd [2] uitgang disable-tijd [3] 74 ALS 243A [4] μA




Control inputs		Data port status	
ḠAB	GBA	A	B
H	H	O	I
L	H	*	*
H	L	isolated	
L	L	I	O

* hierbij kan destructieve oscillatie optreden
I = Input O = output

10.2 Transceivers 74xx-serie


74244

8-voudige buffers/lijndrivers met 3-state uitgangen



Figuur 3/10.2-244

LOGICA	TTL	L	F	S	LS	AS	ALS[4]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D			40 / 60 / 60	95 / 120 / 120	13 / 27 / 32	22 / 60 / 34	9 / 15 / 17	0.05	80[1]	mA
Ios			–64 / –120	–50 / –225	–40 / –225	–50 / –150	–30 / –112	–30 / 20	6	mA
Tplh			4	6	12	2 / 6.2	3 / 10	45	14	ns
Tphl			4	6	12	2 / 6.2	3 / 10	45	10	ns
Tpzh[2]			4.3	8	15	2 / 9	7 / 20	45	15	ns
Tpzl[2]			5.4	10	20	2 / 7.5	7 / 20	45	15	ns
Tphz[3]			4.5	6	10	2 / 9	2 / 10	50	15	ns
Tplz[3]			4.5	10	15	2 / 9	3 / 13	50	15	ns




[1] μA [2] uitgang enable-tijd [3] uitgang disable-tijd [4] 74 ALS 244A

inputs		output
Ḡ	A	Y
L	H	H
L	L	L
H	X	Z

10.2 Transceivers 74xx-serie


74245

8-voudige bus-transceivers met 3-state uitgangen



Figuur 3/10.2-245

LOGICA	TTL	L	F	S	LS	AS5)	ALS4)	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L / D			70 / 95 / 85		48 / 62 / 64	62 / 75 / 79	30 / 36 / 38		80 1)	mA
Ios			−64 / −120		−40 / −225	−30 / −112	−30 / −112		6	mA
Tplh			4.2		8	6	3 / 10		14	ns
Tphl			4.6		8	5	3 / 10		14	ns
Tpzh2)			5.3		25	8	5 / 20		35	ns
Tpzl2)			6		27	8	5 / 20		35	ns
Tphz3)			5		15	4.5	2 / 10		33	ns
Tplz3)			5		15	5	4 / 15		33	ns




1) μA 2) uitgang enable-tijd 3) uitgang disable-tijd 4) 74 ALS 245A 5) 74 AS 245A

CONTROL INPUTS		OPERATION
G̅	DIR	
L	L	B data to A bus
L	H	A data to B bus
H	X	Isolation

10.2 Transceivers 74xx-serie


74340

8-voudige buffers/lijndrivers met Schmitt-trigger ingangen en inverterende 3-state uitgangen



Figuur 3/10.2-340

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D				75 170 110	17 26 29					mA
Ios				–50 –225	–40 –225					mA
Tplh				7	19					ns
Tphl				8	19					ns
Tpzl[1]				17	32					ns
Tpzh[1]				11	23					ns
Tplz[2]				11	18					ns
Tphz[2]				5	15					ns




[1] uitgang enable-tijd [2] uitgang disable-tijd

1Ḡ	2Ḡ	1Y outputs	2Y outputs
H	H	Z	Z
H	L	Z	enabled (inverting)
L	H	enabled (inverting)	Z
L	L	enabled (inverting)	enabled (inverting)

10.2 Transceivers 74xx-serie


74341

8-voudige buffers/lijndrivers met Schmitt-trigger ingangen en 3-state uitgangen



Figuur 3/10.2-341

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D				135 180 145	18 32 34					mA
Ios				–50 –225	–40 –225					mA
Tplh				10	16					ns
Tphl				8	10					ns
Tpzl[1]				14	10					ns
Tpzh[1]				11	7					ns
Tplz[2]				16	10					ns
Tphz[2]				8	7					ns




[1] uitgang enable-tijd [2] uitgang disable-tijd

1G̅	2G	1Y outputs	2Y outputs
H	H	Z	enabled
H	L	Z	Z
L	H	enabled	enabled
L	L	enabled	Z

10.2 Transceivers 74xx-serie


74344

8-voudige buffers/lijndrivers met Schmitt-trigger ingangen en 3-state uitgangen



Figuur 3/10.2-344

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H				135	18					mA
Icc L				180	32					mA
Icc D				145	34					mA
Ios				−50 −225	−40 −225					mA
Tplh				10	16					ns
Tphl				8	10					ns
Tpzl[1]				14	10					ns
Tpzh[1]				11	7					ns
Tplz[2]				14	10					ns
Tphz[2]				5	7					ns




[1] uitgang enable-tijd [2] uitgang disable-tijd

1G̅	2G̅	1Y outputs	2Y outputs
H	H	Z	Z
H	L	Z	enabled
L	H	enabled	Z
L	L	enabled	enabled

10.2 Transceivers 74xx-serie


74365

6-voudige bus driver met 3-state uitgangen



Figuur 3/10.2-365

LOGICA	TTL	L	F	S	LS4)	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L / D	59		35 / 60 / 60		14				80 1)	mA
Ios	–40 / –115		–64 / –120		–20 / –100				6	mA
Tplh	10		7		10				14	ns
Tphl	14		7		10				14	ns
Tpzh2)	21		14		16				31	ns
Tpzl2)	24		11		14				31	ns
Tphz3)	6		9		10				26	ns
Tplz3)	16		17		11				26	ns




1) μA 2) uitgang enable-tijd 3) uitgang disable-tijd 4) 74 LS 365A

inputs			outputs
Ḡ1	Ḡ2	A	Y
L	L	L	L
L	L	H	H
H	X	X	Z
X	H	X	Z

10.2 Transceivers 74xx-serie


74366

6-voudige bus-driver met inverterende 3-state uitgangen



Figuur 3/10.2-366

LOGICA	TTL	L	F	S	LS[4]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D	59		35 60 60		12				80 [1]	mA
Ios	−40 −115		−64 −120		−20 −100				6	mA
Tplh	11		7		10				12	ns
Tphl	10		7		10				12	ns
Tpzh[2]	21		14		11				31	ns
Tpzl[2]	24		11		18				31	ns
Tphz[3]	6		9		10				26	ns
Tplz[3]	16		17		10				26	ns




[1] μA [2] uitgang enable-tijd [3] uitgang disable-tijd [4] 74 LS 366A

inputs			outputs
Ḡ1	Ḡ2	A	Y
L	L	L	H
L	L	H	L
H	X	X	Z
X	H	X	Z

10.2 Transceivers 74xx-serie


74367

6-voudige bus driver met 3-state uitgangen



Figuur 3/10.2-367

LOGICA	TTL	L	F	S	LS[4]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D	65		35 60 60		14				80 [1]	mA
Ios	−40 −115		−64 −120		−20 −100				6	mA
Tplh	11		7		10				14	ns
Tphl	10		7		10				14	ns
Tpzh[2]	21		14		16				24	ns
Tpzl[2]	24		11		14				24	ns
Tphz[3]	6		9		10				22	ns
Tplz[3]	16		17		11				22	ns




[1] μA [2] uitgang enable-tijd [3] uitgang disable-tijd [4] 74 LS 367A

inputs		outputs
Ḡ	A	Y
L	L	L
L	H	H
H	X	Z

10.2 Transceivers 74xx-serie


74368

6-voudige bus-driver met inverterende 3-state uitgangen



Figuur 3/10.2-368

LOGICA	TTL	L	F	S	LS[4]	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L / D	59		35 / 60 / 60		12				80[1]	mA
Ios	–40 / –115		–64 / –120		–20 / –100				6	mA
Tplh	11		7		10				12	ns
Tphl	10		7		10				12	ns
Tpzh[2]	21		14		11				24	ns
Tpzl[2]	24		11		18				24	ns
Tphz[3]	6		9		10				22	ns
Tplz[3]	16		17		10				22	ns




[1] μA [2] uitgang enable-tijd [3] uitgang disable-tijd [4] 74 LS 368A

inputs		outputs
Ḡ	A	Y
L	L	H
L	H	L
H	X	Z

10.2 Transceivers 74xx-serie


74440

4-voudige tridirectionele bus transceiver met open-collector uitgangen



Figuur 3/10.2-440

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc L D					62 64					mA
Ios L					24					mA
Tplh[1]					24					ns
Tphl[1]					20					ns
Tplh[2]					29					ns
Tphl[2]					27					ns
Tplh[3]					33					ns
Tphl[3]					32					ns
Tplh[4]					31					ns
Tphl[4]					28					ns




1) van A,B,C → A,B,C 2) van $\overline{G}$ → A,B,C 3) van S0,S1 → A,B,C 4) van $\overline{CS}$ → A,B,C

inputs						transfers tussen de bussen
$\overline{CS}$	S1	S0	$\overline{G}A$	$\overline{G}B$	$\overline{G}C$	
H	X	X	X	X	X	geen
X	H	H	X	X	X	geen
X	X	X	H	H	H	geen
X	L	L	X	H	H	geen
X	L	H	H	X	H	geen
X	H	L	H	H	X	geen
L	L	L	X	L	L	A→B, A→C
L	L	H	L	X	L	B→C, B→A
L	H	L	L	L	X	C→A, C→B
L	L	L	X	L	H	A→B
L	L	H	H	X	L	B→C
L	H	L	L	H	X	C→A
L	L	L	X	H	L	A→C
L	L	H	L	X	H	B→A
L	H	L	H	L	X	C→B

10.2 Transceivers 74xx-serie


74441

4-voudige tridirectionele bus transceiver met inverterende open-collector uitgangen



Figuur 3/10.2-441

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc L / D					62 / 64					mA
Ios					24					mA
Tplh[1]					21					ns
Tphl[1]					9					ns
Tplh[2]					23					ns
Tphl[2]					20					ns
Tplh[3]					27					ns
Tphl[3]					26					ns
Tplh[4]					26					ns
Tphl[4]					21					ns




[1] van A,B,C → A,B,C [2] van $\overline{G}$ → A,B,C [3] van S0,S1 → A,B,C [4] van $\overline{CS}$ → A,B,C

inputs						transfers tussen de bussen
$\overline{CS}$	S1	S0	$\overline{G}$A	$\overline{G}$B	$\overline{G}$C	
H	X	X	X	X	X	geen
X	H	H	X	X	X	geen
X	X	X	H	H	H	geen
X	L	L	X	H	H	geen
X	L	H	H	X	H	geen
X	H	L	H	H	X	geen
L	L	L	X	L	L	$\overline{A}$→B, $\overline{A}$→C
L	L	H	L	X	L	$\overline{B}$→C, $\overline{B}$→A
L	H	L	L	L	X	$\overline{C}$→A, $\overline{C}$→B
L	L	L	X	L	H	$\overline{A}$→B
L	L	H	H	X	L	$\overline{B}$→C
L	H	L	L	H	X	$\overline{C}$→A
L	L	L	X	H	L	$\overline{A}$→C
L	L	H	L	X	H	$\overline{B}$→A
L	H	L	H	L	X	$\overline{C}$→B

10.2 Transceivers 74xx-serie


74442

4-voudige tridirectionele bus transceiver met 3-state uitgangen



Figuur 3/10.2-442

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc L / D					62 / 64					mA
Ios					−40 / −225					mA
Tplh[1]					10					ns
Tphl[1]					13					ns
Tpzl[2]					22					ns
Tpzl[3]					28					ns
Tpzl[4]					23					ns
Tpzh[5]					21					ns
Tplz[5]					14					ns
Tphz[5]					14					ns




[1] van A,B,C → A,B,C [2] van Ḡ → A,B,C [3] van S0,S1 → A,B,C [4] van C̄S̄ → A,B,C
[5] van Ḡ, S, C̄S̄ → A,B,C

inputs						*transfers tussen de bussen*
C̄S̄	S1	S0	ḠA	ḠB	ḠC	
H	X	X	X	X	X	geen
X	H	H	X	X	X	geen
X	X	X	H	H	H	geen
X	L	L	X	H	H	geen
X	L	H	H	X	H	geen
X	H	L	H	H	X	geen
L	L	L	X	L	L	A→B, A→C
L	L	H	L	X	L	B→C, B→A
L	H	L	L	L	X	C→A, C→B
L	L	L	X	L	H	A→B
L	L	H	H	X	L	B→C
L	H	L	L	H	X	C→A
L	L	L	X	H	L	A→C
L	L	H	L	X	H	B→A
L	H	L	H	L	X	C→B

10.2 Transceivers 74xx-serie


74443

4-voudige tridirectionele bus transceiver met inverterende 3-state uitgangen



Figuur 3/10.2-443

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc L D					62 64					mA
Ios					–40 –225					mA
Tplh[1)]					9					ns
Tphl[1)]					7					ns
Tpzl[2)]					22					ns
Tpzl[3)]					28					ns
Tpzl[4)]					24					ns
Tpzh[5)]					20					ns
Tplz[5)]					15					ns
Tphz[5)]					15					ns



1) van A,B,C → A,B,C 2) van $\overline{G}$ → A,B,C 3) van S0,S1 → A,B,C 4) van $\overline{CS}$ → A,B,C
5) van $\overline{G}$,S,$\overline{CS}$ → A,B,C


inputs						transfers tussen de bussen
$\overline{CS}$	S1	S0	$\overline{G}$A	$\overline{G}$B	$\overline{G}$C	
H	X	X	X	X	X	geen
X	H	H	X	X	X	geen
X	X	X	H	H	H	geen
X	L	L	X	H	H	geen
X	L	H	H	X	H	geen
X	H	L	H	H	X	geen
L	L	L	X	L	L	$\bar{A}$→B, $\bar{A}$→C
L	L	H	L	X	L	$\bar{B}$→C, $\bar{B}$→A
L	H	L	L	L	X	$\bar{C}$→A, $\bar{C}$→B
L	L	L	X	L	H	$\bar{A}$→B
L	L	H	H	X	L	$\bar{B}$→C
L	H	L	L	H	X	$\bar{C}$→A
L	L	L	X	H	L	$\bar{A}$→C
L	L	H	L	X	H	$\bar{B}$→A
L	H	L	H	L	X	$\bar{C}$→B

10.2 Transceivers 74xx-serie


74444

4-voudige tridirectionele bus transceiver met inverterende- en niet-inverterende 3-state uitgangen

Figuur 3/10.2-444



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc L Icc D					62 64					mA
Ios					–40 –225					mA
Tplh1)					9 (10)					ns
Tphl1)					7 (13)					ns
Tpzl2)					22					ns
Tpzl3)					28					ns
Tpzl4)					23					ns
Tpzh5)					24					ns
Tplz5)					14					ns
Tphz5)					14					ns




1) van A,B,C → A,B,C 2) van $\overline{G}$ → A,B,C 3) van S0,S1 → A,B,C 4) van $\overline{CS}$ → A,B,C
5) $\overline{G}$,S,$\overline{CS}$ → A,B,C

inputs						transfers tussen de bussen
$\overline{CS}$	S1	S0	$\overline{G}$A	$\overline{G}$B	$\overline{G}$C	
H	X	X	X	X	X	geen
X	H	H	X	X	X	geen
X	X	X	H	H	H	geen
X	L	L	X	H	H	geen
X	L	H	H	X	H	geen
X	H	L	H	H	X	geen
L	L	L	X	L	L	$\overline{A}$→B,$\overline{A}$→C
L	L	H	L	X	L	B→C,$\overline{B}$→A
L	H	L	L	L	X	$\overline{C}$→A,C→B
L	L	L	X	L	H	$\overline{A}$→B
L	L	H	H	X	L	B→C
L	H	L	L	H	X	$\overline{C}$→A
L	L	L	X	H	L	$\overline{A}$→C
L	L	H	L	X	H	$\overline{B}$→A
L	H	L	H	L	X	C→B

10.2 Transceivers 74xx-serie


74446

4-voudige bus transceiver met inverterende 3-state uitgangen. Richting per kanaal regelbaar



Figuur 3/10.2-446

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D					35 / 39 / 42					mA
Ios					−40 / −225					mA
Tplh[1]					8					ns
Tphl[1]					7					ns
Tpzl[2]					24					ns
Tpzh[2]					15					ns
Tplz[3]					14					ns
Tphz[3]					14					ns



[1] A→B of B→A [2] output enable-tijd [3] output disable-tijd


enable $\overline{G}BA$	enable $\overline{G}AB$	direction DIR	operation
H	H	X	isolation
X	L	H	$\overline{A}$ data to B bus
L	X	L	$\overline{B}$ data to A bus
X	H	H	isolation
H	X	L	isolation

10.2 Transceivers 74xx-serie


74448

4-voudige tridirectionele bus transceiver met inverterende- en niet-inverterende open-collector uitgangen

Figuur 3/10.2-448



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc L D					62 64					mA
Ios					24					mA
Tplh[1)]					21 (24)					ns
Tphl[1)]					9 (20)					ns
Tplh[2)]					25					ns
Tphl[2)]					22					ns
Tplh[3)]					26					ns
Tphl[3)]					27					ns
Tplh[4)]					25					ns
Tphl[4)]					22					ns




1) van A,B,C → A,B,C 2) van $\overline{G}$ → A,B,C 3) van S0,S1 → A,B,C 4) van $\overline{CS}$ → A,B,C

inputs						transfers tussen de bussen
$\overline{CS}$	S1	S0	$\overline{GA}$	$\overline{GB}$	$\overline{GC}$	
H	X	X	X	X	X	geen
X	H	H	X	X	X	geen
X	X	X	H	H	H	geen
X	L	L	X	H	H	geen
X	L	H	H	X	H	geen
X	H	L	H	H	X	geen
L	L	L	X	L	L	$\overline{A}$→B,$\overline{A}$→C
L	L	H	L	X	L	B→C,$\overline{B}$→A
L	H	L	L	L	X	$\overline{C}$→A, C→B
L	L	L	X	L	H	$\overline{A}$→B
L	L	H	H	X	L	B→C
L	H	L	L	H	X	$\overline{C}$→A
L	L	L	X	H	L	$\overline{A}$→C
L	L	H	L	X	H	$\overline{B}$→A
L	H	L	H	L	X	C→B

10.2 Transceivers 74xx-serie


74449

4-voudige bus transceiver met 3-state uitgangen. Richting per kanaal regelbaar



Figuur 3/10.2-449

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D					42 / 47 / 50					mA
Ios					–40 / –225					mA
Tplh[1]					10					ns
Tphl[1]					11					ns
Tpzl[2]					21					ns
Tpzh[2]					18					ns
Tplz[3]					14					ns
Tphz[3]					15					ns




[1] A→B of B→A [2] output enable-tijd [3] output disable-tijd

enable ḠBA	enable ḠAB	direction DIR	operation
H	H	X	isolation
X	L	H	Ā data to B bus
L	X	L	B̄ data to A bus
X	H	H	isolation
H	X	L	isolation

10.2 Transceivers 74xx-serie


74540

8-voudige buffer/lijndriver met inverterende 3-state uitgangen



Figuur 3/10.2-540

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L / D			20 / 50 / 40		13 / 24 / 30				80[3]	mA
Ios			−64 / −120		−40 / −225				6	mA
Tplh			5		9				12	ns
Tphl			5		12				12	ns
Tpzl[1]			8		20				15	ns
Tpzh[1]			7		15				15	ns
Tplz[2]			8		15				15	ns
Tphz[2]			7		10				15	ns




[1] uitgang enable-tijd [2] uitgang disable-tijd [3] μA

inputs			outputs
Ḡ1	Ḡ2	A	Y
L	L	H	L
H	X	X	Z
X	H	X	Z
L	L	L	H

10.2 Transceivers 74xx-serie


74541

8-voudige buffer/lijndriver met 3-state uitgangen



Figuur 3/10.2-541

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D			40 60 60		18 29 31				80[3]	mA
Ios			−64 −120		−40 −225				6	mA
Tplh			6		12				14	ns
Tphl			5		12				14	ns
Tpzl[1]			8		20				15	ns
Tpzh[1]			7		25				15	ns
Tplz[2]			8		15				15	ns
Tphz[2]			7		10				15	ns




[1] uitgang enable-tijd [2] uitgang disable-tijd [3] μA

inputs			outputs
Ḡ1	Ḡ2	A	Y
L	L	H	H
H	X	X	Z
X	H	X	Z
L	L	L	L

10.2 Transceivers 74xx-serie


74620

8-voudige bus transceiver met inverterende 3-state uitgangen



Figuur 3/10.2-620

LOGICA	TTL	L	F	S	LS	AS	ALS[3]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L D			143		48 62 64	35 74 48	24 31 33		80[4]	mA
Ios			−64 −120		−40 −225	−50 −150	−30 −112		6	mA
Tplh			8		6	1 7	2 10		10	ns
Tphl			9		8	2 6	2 10		10	ns
Tpzh[1]			8		23	2 8	3 17		27	ns
Tpzl[1]			11		31	2 9	5 25		27	ns
Tphz[2]			7.5		15	1 6	2 12		18	ns
Tplz[2]			6		15	2 12	3 18		18	ns




[1] enable-tijd GAB of $\overline{G}$AB → A of B [2] disable-tijd GAB of $\overline{G}$AB → A of B
[3] 74 ALS 620A [4] μA

enable inputs		functie
GAB	$\overline{G}$BA	
L	L	$\overline{B}$ data naar A bus
H	H	$\overline{A}$ data naar B bus
L	H	Z
H	L	$\overline{B}$ data naar A bus $\overline{A}$ data naar B bus

10.2 Transceivers 74xx-serie


74621

8-voudige bus transceiver met open-collector uitgangen



Figuur 3/10.2-621

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L					48 62	48 100	29 35			mA
Ios					24	64	24			mA
Tplh[2]					17	5 24	10 33			ns
Tphl[2]					16	1 7.5	5 20			ns
Tplh[3]					25	5 21	10 39			ns
Tphl[3]					37	1 9	12 35			ns




1) 74 ALS 621A 2) A → B of B → A 3) enable/disable-tijd

enable inputs		functie
GAB	ḠBA	
L	L	B data naar A bus
H	H	A data naar B bus
L	H	Z
H	L	B data naar A bus A data naar B bus

10.2 Transceivers 74xx-serie


74622

8-voudige bus transceiver met inverterende open collector uitgangen



Figuur 3/10.2-622

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L					48 62	25 62	29 35			mA
Ios					24	64	24			mA
Tplh[2]					19	5 24.5	18 35			ns
Tphl[2]					14	1 8	5 19			ns
Tplh[3]					28	5 22	8 38			ns
Tphl[3]					43	1 10	10 35			ns




1) 74 ALS 622A 2) Ā→ B of B̄→ A 3) enable/disable-tijd

enable inputs		functie
GAB	ḠBA	
L	L	B̄ data naar A bus
H	H	Ā data naar B bus
L	H	Z
H	L	B̄ data naar A bus Ā data naar B bus

10.2 Transceivers 74xx-serie


74623

8-voudige bus transceiver met 3-state uitgangen



Figuur 3/10.2-623

LOGICA	TTL	L	F	S	LS	AS	ALS[3]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L / D			143		48 / 62 / 64	58 / 116 / 72	32 / 39 / 42		80[4]	mA
Ios			–64 / –120		–40 / –225	–50 / –150	–30 / –112		6	mA
Tplh			6.5		8	1 / 9	2 / 13		10	ns
Tphl			7		11	1 / 8	3 / 11		10	ns
Tpzh[1]			8		26	2 / 11	5 / 22		27	ns
Tpzl[1]			11		31	2 / 10	5 / 22		27	ns
Tphz[2]			7.5		15	1 / 7.5	2 / 16		18	ns
Tplz[2]			6		15	1 / 11.5	2 / 19		18	ns




[1] enable-tijd GAB of ḠBA → A of B [2] disable-tijd GAB of ḠBA → A of B [3] 74 ALS 623A
[4] μA

enable inputs		functie
GAB	ḠBA	
L	L	B data naar A bus
H	H	A data naar B bus
L	H	Z
H	L	B data naar A bus A data naar B bus

10.2 Transceivers 74xx-serie


74638

8-voudige bus transceiver (inverterend) A-bus met open-collector, B-bus met 3-state uitgangen



Figuur 3/10.2-638

LOGICA	TTL	L	F	S	LS1)	AS	ALS1)	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D						24 75 37				mA
Ios						−50 −150				mA
Tplh2)						2 7				ns
Tphl2)						2 6.5				ns
Tplh3)						5 20				ns
Tphl3)						2 7				ns
Tplh4)						5 19				ns
Tphl4)						2 9				ns
Tpzh, Tpzl5)						2 8(10)				ns
Tplz, Tplz5						2 7(10)				ns




1) ook verkrijgbaar in LS en ALS 2) A→B 3) B→A 4) $\bar{G}$→A 5) $\bar{G}$→B

control inputs		function
$\bar{G}$	DIR	
L	L	$\bar{B}$ data to A bus
L	H	$\bar{A}$ data to B bus
H	X	Z

10.2 Transceivers 74xx-serie

74639


8-voudige bus transceiver A-bus met open-collector; B-bus met 3-state uitgangen



Figuur 3/10.2-639

LOGICA	TTL	L	F	S	LS1)	AS	ALS1)	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D						56 95 62				mA
Ios						−50 −150				mA
Tplh2)						2 9.5				ns
Tphl2)						2 9				ns
Tplh3)						5 22				ns
Tphl3)						2 9				ns
Tplh4)						5 21.5				ns
Tphl4)						2 11.5				ns
Tpzh, Tpzl5)						2 10.5				ns
Tphz, Tplz5)						2 7 (10)				ns

1) ook verkrijgbaar in LS en ALS 2) A→B 3) B→A 4) G̅→A 5) G̅→B




control inputs		function
G̅	DIR	
L	L	B data to A bus
L	H	A data to B bus
H	X	Z

10.2 Transceivers 74xx-serie


74640

8-voudige bus transceiver met Schmitt-trigger ingangen en inverterende 3-state uitgangen



Figuur 3/10.2-640

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D					48 62 64	37 78 51			80 [3]	mA
Ios					−40 −225	−50 −150			6	mA
Tplh[1]					6	2 8			18	ns
Tphl[1]					8	2 7			14	ns
Tpzl[2]					31	2 12			41	ns
Tpzh[2]					23	2 10			35	ns
Tplz[2]					15	2 16			33	ns
Tphz[2]					15	2 9			33	ns




[1] A→ B of B→ A [2] Ḡ, DIR→ A of B [3] μA

control inputs		operation
Ḡ	DIR	
L	L	B̄ data to A bus
L	H	Ā data to B bus
H	X	Z

10.2 Transceivers 74xx-serie


74641

8-voudige bus transceiver met Schmitt-trigger ingangen en 3-state uitgangen



Figuur 3/10.2-641

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H / L / D					48 / 62 / 64	50 / 84				mA
Ios					−40 / −225	64				mA
Tplh[1)]					17	5 / 21				ns
Tphl[1)]					16	1 / 7.5				ns
Tplh[2)]					23	5 / 22				ns
Tphl[2)]					34	1 / 10				ns
Tplh[3)]					25	5 / 22				ns
Tphl[3)]					37	1 / 10				ns



1) A → B of B → A 2) G̅, DIR → A 3) G̅, DIR → B


control inputs		operation
G̅	DIR	
L	L	B data to A bus
L	H	A data to B bus
H	X	Z

10.2 Transceivers 74xx-serie


74642

8-voudige bus transceiver met Schmitt-trigger ingangen en inverterende open-collector uitgangen

Figuur 3/10.2-642



LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D					48 / 62 / 64	25 / 64			3)	mA
Ios					–40 / –225	64				mA
Tplh1)					19	5 / 24				ns
Tphl1)					14	1 / 7.5				ns
Tplh2)					26	5 / 22				ns
Tphl2)					43	1 / 10				ns
Tplh3)					28	5 / 22				ns
Tphl3)					39	1 / 10				ns




1) A→ B of B→A 2) Ḡ, DIR→A 3) Ḡ, DIRμB

control inputs		operation
Ḡ	DIR	
L	L	B̄ data to A bus
L	H	Ā data to B bus
H	X	Z

10.2 Transceivers 74xx-serie


74643

8-voudige bus transceiver met Schmitt-trigger ingangen en 3-state uitgangen (wel-/niet-inverterend)



Figuur 3/10.2-643

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H/L/D					48 62 64	48 88 61			80 [4]	mA
Ios					−40 −225	−50 −150			6	mA
Tplh[1]					6 (8)	2 (2) 8 (10)			18	ns
Tphl[1]					9 (11)	2 (2) 7 (9)			14	ns
Tpzl[2]					32 (32)	2 (2) 11 (10)			41	ns
Tpzh[2]					27 (23)	2 (2) 11 (10)			35	ns
Tplz[3]					15 (15)	2 (2) 10.5 (10)			33	ns
Tphz[3]					15 (15)	2 (2) 7.5 (7)			33	ns




1) A → B of (B → A) 2) G̅, DIR → A of (G̅, DIR → B) = uitgang enable-tijd
3) G̅, DIR → A of (G̅, DIR → B) = uitgang disable-tijd 4) μA

control inputs		operation
G̅	DIR	
L	L	B data to A bus
L	H	A data to B bus
H	X	Z

10.2 Transceivers 74xx-serie


74644

8-voudige bus transceiver met Schmitt-trigger ingangen en open-collector uitgangen (wel-/niet-inverterend)



Figuur 3/10.2-644

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D					48 62 64	38 76				mA
Ios					–40 –225	64				mA
Tplh[1)]					17 (19)	5 (5) 24 (21)				ns
Tphl[1)]					14 (16)	1 (1) 7.5 (7.5)				ns
Tplh[2)]					26 (25)	5 (5) 21 (22)				ns
Tphl[2)]					43 (37)	1 (1) 9 (10)				ns




1) A → B of (B → A) 2) Ḡ, DIR → A of (Ḡ, DIR → B)

control inputs		operation
Ḡ	DIR	
L	L	B data to A bus
L	H	Ā data to B bus
H	X	Z

10.2 Transceivers 74xx-serie


74645

8-voudige bus transceiver met Schmitt-trigger ingangen en 3-state uitgangen



Figuur 3/10.2-645

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D					48 62 64	62 95 79			80 3)	mA
Ios					−40 −225	−50 −150			6	mA
Tplh 1)					8	2 9.5			15	ns
Tphl 1)					11	2 9			15	ns
Tpzl 2)					31	2 11			23	ns
Tpzh 2)					26	2 11			23	ns
Tplz 2)					15	2 12			25	ns
Tphz 2)					15	2 7			25	ns




1) A → B of B → A 2) G̅, DIR → A of B 3) μA

control inputs		operation
G̅	DIR	
L	L	B data to A bus
L	H	A data to B bus
H	X	Z

10.2 Transceivers 74xx-serie


74646

8-voudige bus transceiver/register met 3-state uitgangen



Figuur 3/10.2-646

LOGICA	TTL	L	F	S	LS	AS	ALS[7]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H L D			–		91 103 103	120 130 130			80 [1]	mA
Ios			–64 –120		–40 –225	–30 –112			6	mA
Tplh[2]			11		12	2 9			14	ns
Tphl[2]			11		13	1 7			14	ns
Tplh[3]			13		15	2 8.5			31	ns
Tphl[3]			13		23	2 9			31	ns
Tplh[4]			13		26	2 11			35	ns
Tphl[4]			13		21	2 9			35	ns
Tpzh, Tpzl[5]			13		33 42	2 9			18	ns
Tphz, Tplz[6]			10.5		23 22	2 9			17	ns




[1] μA [2] A → B of B → A [3] clock BA of AB → A of B output
[4] sel BA of AB → A of B output (high of low) [5] *enable-tijd G̅ → A of B*
[6] disable-tijd G̅ → A of B [7] ook verkrijgbaar in ALS

inputs						data I/O	data I/O	Operation
		CLK		SEL				
G̅	DIR	BA	AB	AB	BA	A1 t/m A8	B1 t/m B8	
H	X	X	X	X	X	Z (input)	Z (input)	isolation
H	X	↑	↑	H	H	Z (input)	Z (input)	store A & B data
L	L	X	X	X	L	output	Z (input)	B real-time data to A bus
L	L	H	H	X	H	output	Z (input)	B stored data to A bus
L	L	L	L	X	H	output	Z (input)	B stored data to A bus
L	H	X	X	L	H	Z (input)	output	A real-time dta to B bus
L	H	H	H	H	X	Z (input)	output	A stored data to B bus
L	H	L	L	H	X	Z (input)	output	A stored data to B bus

10.2 Transceivers 74xx-serie


74647

8-voudige bus transceiver/register met open-collector uitgangen



Figuur 5/3-647

LOGICA	TTL	L	F	S	LS	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L					79 / 94					mA
Ios					24					mA
Tplh					25					ns
Tphl					25					ns




[1] verkrijgbaar in LS en ALS

inputs						data I/O	data I/O	Operation
		CLK		SEL				
Ḡ	DIR	BA	AB	AB	BA	A1 t/m A8	B1 t/m B8	
H	X	X	X	X	X	Z (input)	Z (input)	isolation
H	X	↑	↑	H	H	Z (input)	Z (input)	store A & B data
L	L	X	X	X	L	output	Z (input)	B real-time data to A bus
L	L	H	H	X	H	output	Z (input)	B stored data to A bus
L	L	L	L	X	H	output	Z (input)	B stored data to A bus
L	H	X	X	L	X	Z (input)	output	A real-time data to B bus
L	H	H	H	H	X	Z (input)	output	A stored data to B bus
L	H	L	L	H	X	Z (input)	output	A stored data to B bus

10.2 Transceivers 74xx-serie


74648

8-voudige bus transceiver/register met inverterende 3-state uitgangen



Figuur 3/10.2-648

LOGICA	TTL	L	F	S	LS	AS	ALS7)	C	HC	
	VARIABELE PARAMETERS									Een-heid
Icc H L D			–		91 103 103	120 110 120			80 1)	mA
Ios			–64 –120		–15 24	–30 –112			6	mA
Tplh2)			11		12	2 8			14	ns
Tphl2)			11		13	1 7			14	ns
Tplh3)			13		15	2 8.5			31	ns
Tphl3)			13		24	2 9			31	ns
Tplh4)			13		26	2 11			35	ns
Tphl4)			13		23	2 9			35	ns
Tphl, Tpzl5)			12.5		30 37	2 9			18	ns
Tphz, Tplz6)			10.5		28 22	2 9			17	ns



1) μA 2) A → B of B → A 3) clock BA of AB → A of B output
4 sel BA of AB → A of B output (high of low) 5) enable-tijd G̅ → A of B
6) disable-tijd G̅ → A of B 7) ook verkrijgbaar in ALS


inputs						data I/O	data I/O	Operation
		CLK		SEL				
G̅	DIR	BA	AB	AB	BA	A1 t/m A8	B1 t/m B8	
H	X	X	X	X	X	Z (input)	Z (input)	isolation
H	X	↑	↑	H	H	Z (input)	Z (input)	store A̅ & B̅ data
L	L	X	X	X	L	output	Z (input)	B̅ real-time data to A bus
L	L	H	H	X	H	output	Z (input)	B̅ stored data to A bus
L	L	L	L	X	H	output	Z (input)	B̅ stored data to A bus
L	H	X	X	L	X	Z (input)	output	A̅ real-time data to B bus
L	H	H	H	H	X	Z (input)	output	A̅ stored data to B bus
L	H	L	L	H	X	Z (input)	output	A̅ stored data to B bus

10.2 Transceivers 74xx-serie


74649

8-voudige bus transceiver/register met inverterende open-collector uitgangen

Figuur 5/3-649



LOGICA	TTL	L	F	S	LS[1]	AS	ALS[1]	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc					79 94					mA
Ios					24					mA
Tplh					25					ns
Tphl					25					ns




[1] verkrijgbaar in LS en ALS

inputs						data I/O	data I/O	Operation
		CLK		SEL				
Ḡ	DIR	BA	AB	AB	BA	A1 t/m A8	B1 t/m B8	
H	X	X	X	X	X	Z (input)	Z (input)	isolation
H	X	↑	↑	H	H	Z (input)	Z (input)	store Ā & B̄ data
L	L	X	X	X	L	output	Z (input)	B̄ real-time data to A bus
L	L	H	H	X	H	output	Z (input)	B̄ stored data to A bus
L	L	L	L	X	H	output	Z (input)	B̄ stored data to A bus
L	H	X	X	L	X	Z (input)	output	Ā real-time data to B bus
L	H	H	H	H	X	Z (input)	output	Ā stored data to B bus
L	H	L	L	H	X	Z (input)	output	Ā stored data to B bus

10.2 Transceivers 74xx-serie


74651

8-voudige bus transceiver/register met inverterende 3-state uitgangen



Figuur 3/10.2-651

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D					78 / 86 / 88	110 / 120 / 130			80 [1]	mA
Ios					−40 / −225	48			6	mA
Tplh[2]					15	2 / 8			14	ns
Tphl[2]					15	1 / 7			14	ns
Tplh[3]					15	2 / 8.5			18	ns
Tphl[3]					23	2 / 9			18	ns
Tplh[4]					27	2 / 11			20	ns
Tphl[4]					27	2 / 9			20	ns
Tphl, Tpzl[5]					24 / 35	2 / 10			25	ns
Tphz, Tplz[6]					23 / 19	3 / 16			23	ns




1) μA 2) A→B of B→A 3) clock→A of B 4 select→A of B 5) enable-tijd
6) disable-tijd

inputs						data I/O		
GAB	ḠBA	CAB	CBA	SAB	SBA	A1 t/m A8	B1 t/m B8	Operation
L	H	H or L	H or L	X	X	input	input	isolation
L	H	↑	↑	X	X	input	input	store A & B data
X	H	↑	H or L	X	X	input	not specified	store A hold B
H	H	↑	↑	X	X	input	output	store A in both registers
L	X	H or L	↑	X	X	not specified	input	hold A, store B
L	L	↑	↑	X	X	output	input	store B in both registers
L	L	X	X	X	L	output	input	real-time B̄ data to A bus
L	L	X	H or L	X	H	output	input	stored B̄ data to A bus
H	H	X	X	L	X	input	output	real-time Ā data to B bus
H	H	H or L	X	H	X	input	output	stored Ā data to B bus
H	L	H or L	H or L	H	H	output	output	stored Ā data to B bus stored B̄ data to A bus

10.2 Transceivers 74xx-serie


74652

8-voudige bus transceiver/register met 3-state uitgangen



Figuur 5/3-652

LOGICA	TTL	L	F	S	LS	AS	ALS	C	HC	
	VARIABELE PARAMETERS									Eenheid
Icc H / L / D					91 / 103 / 103	120 / 130 / 130			80 1)	mA
Ios					–40 / –225				6	mA
Tplh2)					15	2 / 8			14	ns
Tphl2)					15	1 / 7			14	ns
Tplh3)					15	2 / 8.5			18	ns
Tphl3)					23	2 / 9			18	ns
Tplh4)					33 / 26	2 / 11			20	ns
Tphl4)					15 / 21	2 / 9			20	ns
Tpzh, Tpzl5)					28 / 39	2 / 10			25	ns
Tphz, Tplz6)					23 / 19	3 / 16			23	ns



1) µA 2) A → B of B → A 3) clock → A of B 4) select → A of B
5) enable-tijd Ḡ BA → A of GAB → B 6) disable-tijd Ḡ BA → A of GAB → B

inputs						data I/O		
GAB	ḠBA	CAB	CBA	SAB	SBA	A1 t/m A8	B1 t/m B8	Operation
L	H	H or L	H or L	X	X	input	input	isolation
L	H	↑	↑	X	X	input	input	store A & B data
X	H	↑	H or L	X	X	input	not specified	store A hold B
H	H	↑	↑	X	X	input	output	store A in both registers
L	X	H or L	↑	X	X	not specified	input	hold A, store B
L	L	↑	↑	X	X	output	input	store B in both registers
L	L	X	X	X	L	output	input	real-time B data to A bus
L	L	X	H or L	X	H	output	input	stored B data to A bus
H	H	X	X	L	X	input	output	real-time A data to B bus
H	H	H or L	X	H	X	input	output	stored A data to B bus
H	L	H or L	H or L	H	H	output	output	stored A data to B bus stored B data to A bus

10.2 Transceivers 74xx-serie


3/10.3

(1)4xxx-serie CMOS

(1) 4503

6-voudige buffer/bus-driver met 3-state uitgangen


(pen-compatibel met MM 80C97, 340097 en HEF 40097)



Figuur 3/10.3-503.

inputs		output
$\bar{G}A$	A	Y
0	0	0
0	1	1
1	X	Z

inputs		output
$\bar{G}B$	B	X
0	0	0
0	1	1
1	X	Z




leverbaar: MC 14503 B
(HEF 40097 B)

10.3 (1)4xxx-serie CMOS

(1) 40097


6-voudige buffer/busdriver met 3-state uitgangen

(pen-compatibel met MC 14503)



Figuur 3/10.3-097.

positieve logica y = A
x = B




leverbaar: HEF 40097 B
(MC 14503 B)

10.3 (1)4xxx-serie CMOS


(1) 40098

6-voudige inverterende buffer/busdriver met 3-state uitgangen



Figuur 3/10.3-098.

positieve logica y = A
x = B




leverbaar: HEF 40098 B

10.3 (1)4xxx-serie CMOS

(1) 40240


8-voudige buffer/lijndriver met inverterende 3-state uitgangen

(pen- en functie-compatibel met TTL-type 240)



Figuur 3/10.3-240.

inputs		output
$\overline{G}$	A	Y
L	H	L
L	L	H
H	X	Z




leverbaar: HEF 40240 B

10.3 (1)4xxx-serie CMOS

(1) 40244


8-voudige buffer/busdriver met 3-state uitgangen

(pen- en functie-compatibel
met TTL-type 224)



Figuur 3/10.3-244.

inputs		output
$\bar{G}$	A	Y
L	H	H
L	L	L
H	X	Z



leverbaar: HEF 40244 B


10.3 (1)4xxx-serie CMOS

(1) 40245


8-voudige bus-transceivers met 3-state uitgangen

(pen en functie-compatibel met TTL-type 245)

Figuur 4/10.3-245.



control inputs		operation
G̅	DIR	
L	L	B data to A-bus
L	H	A data to B-bus
H	X	isolation




leverbaar: HEF 40245 B

3/10.5


Transceivers 74AC(T)11xx-serie

74AC11240, 74ACT11240


8-voudige buffers/lijndrivers met inverterende 3-state uitgangen



Figuur 3/10.5-11240.



Logisch symbool.



Functioneel schema (positieve logika).

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	TYP	MAX	74AC11240 MIN	MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	$I_{OH} = -4$ mA	3 V	2.58			2.48		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50\ mA^{\dagger}$	5.5 V						
	$I_{OH} = -75\ mA^{\dagger}$	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	$I_{OL} = 12$ mA	3 V			0.36		0.44	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50\ mA^{\dagger}$	5.5 V						
	$I_{OL} = 75\ mA^{\dagger}$	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	µA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	µA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	$T_A = 25°C$ MIN	TYP	MAX	74AC11240 MIN	MAX	UNIT
t_{PLH}	A	Y	3.3 ± 0.3 V	1.5	7.6	10.5	1.5	11.7	ns
			5 ± 0.5 V	1.5	5.4	7.5	1.5	8.4	
t_{PHL}	A	Y	3.3 ± 0.3 V	1.5	6.3	8.6	1.5	9.5	ns
			5 ± 0.5 V	1.5	4.6	6.6	1.5	7.2	
t_{PZH}	$\overline{G}$	Y	3.3 ± 0.3 V	1.5	8.2	11.6	1.5	12.7	ns
			5 ± 0.5 V	1.5	5.7	8.2	1.5	9.2	
t_{PZL}	$\overline{G}$	Y	3.3 ± 0.3 V	1.5	7.6	10.8	1.5	12	ns
			5 ± 0.5 V	1.5	5.3	7.7	1.5	8.7	
t_{PHZ}	$\overline{G}$	Y	3.3 ± 0.3 V	1.5	5.5	7.5	1.5	7.8	ns
			5 ± 0.5 V	1.5	4.7	6.3	1.5	6.6	
t_{PLZ}	$\overline{G}$	Y	3.3 ± 0.3 V	1.5	6.7	9.4	1.5	9.8	ns
			5 ± 0.5 V	1.5	5.2	7.3	1.5	7.7	

Kenmerken AC-type.

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	TYP	MAX	74ACT11240 MIN	MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50\ mA^{\dagger}$	5.5 V						
	$I_{OH} = -75\ mA^{\dagger}$	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50\ mA^{\dagger}$	5.5 V						
	$I_{OL} = 75\ mA^{\dagger}$	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	µA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	µA
$\Delta I_{CC}^{\ddagger}$	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	$T_A = 25°C$ MIN	TYP	MAX	74ACT11240 MIN	MAX	UNIT
t_{PLH}	A or B	Y	1.5	6.5	9.9	1.5	10.6	ns
t_{PHL}			1.5	6	8	1.5	8.7	
t_{PZH}	$\overline{G}$	Y	1.5	7.5	11.7	1.5	12.5	ns
t_{PZL}			1.5	7.3	11.5	1.5	12.3	
t_{PHZ}	$\overline{G}$	Y	1.5	7.3	9.4	1.5	10	ns
t_{PLZ}			1.5	7.9	10.3	1.5	10.8	

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11241, 74ACT11241


8-voudige buffers/lijndrivers met 3-state uitgangen



Figuur 3/10.5-11241.



Logisch symbool.



Functioneel schema (positieve logika).

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11241 MIN	MAX	UNIT
t_{PLH}	A	Y	3.3 ±0.3 V						ns
			5 ±0.5 V		7.5				
t_{PHL}			3.3 ±0.3 V						
			5 ±0.5 V		6				
t_{PZH}	1$\overline{G}$	Y	3.3 ±0.3 V						ns
			5 ±0.5 V		7				
t_{PZL}			3.3 ±0.3 V						
			5 ±0.5 V		6.6				
t_{PHZ}	1$\overline{G}$	Y	3.3 ±0.3 V						ns
			5 ±0.5 V		5.7				
t_{PLZ}			3.3 ±0.3 V						
			5 ±0.5 V		6.5				
t_{PZH}	2G	Y	3.3 ±0.3 V						ns
			5 ±0.5 V		6.5				
t_{PZL}			3.3 ±0.3 V						
			5 ±0.5 V		5.8				
t_{PHZ}	2G	Y	3.3 ±0.3 V						ns
			5 ±0.5 V		6.1				
t_{PLZ}			3.3 ±0.3 V						
			5 ±0.5 V		6.8				

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11241 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	µA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	µA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF

Kenmerken AC-type.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11241 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	µA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	µA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11241 MIN	MAX	UNIT
t_{PLH}	A	Y		7.5				ns
t_{PHL}				6				
t_{PZH}	1 $\overline{G}$	Y		8.5				
t_{PZL}				7.9				
t_{PHZ}	1 $\overline{G}$	Y		7.9				
t_{PLZ}				8.6				
t_{PZH}	2 $\overline{G}$	Y		7.5				
t_{PZL}				7.1				
t_{PHZ}	2 $\overline{G}$	Y		8				
t_{PLZ}				8.6				

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11244, 74ACT11244


8-voudige buffers/lijndrivers met 3-state uitgangen



Figuur 3/10.5-11244.



Logisch symbool.



Functioneel schema (positieve logika).

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74AC11244 MIN	74AC11244 MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	$I_{OH} = -4\ mA$	3 V	2.58			2.48		
	$I_{OH} = -24\ mA$	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50\ mA$†	5.5 V						
	$I_{OH} = -75\ mA$†	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	$I_{OL} = 12\ mA$	3 V			0.36		0.44	
	$I_{OL} = 24\ mA$	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50\ mA$†	5.5 V						
	$I_{OL} = 75\ mA$†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	μA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74AC11244 MIN	74AC11244 MAX	UNIT
t_{PLH}	A	Y	3.3 ±0.3 V	1.5	7.1	9.3	1.5	10.2	ns
			5 ±0.5 V	1.5	4.9	6.7	1.5	7.3	
t_{PHL}			3.3 ±0.3 V	1.5	6.3	8.6	1.5	9.5	
			5 ±0.5 V	1.5	4.5	6.4	1.5	6.9	
t_{PZH}	$\bar{G}$	Y	3.3 ±0.3 V	1.5	8	10.7	1.5	11.8	ns
			5 ±0.5 V	1.5	5.4	7.7	1.5	8.5	
t_{PZL}			3.3 ±0.3 V	1.5	7.9	10.6	1.5	11.9	
			5 ±0.5 V	1.5	5.4	7.6	1.5	8.5	
t_{PHZ}	$\bar{G}$	Y	3.3 ±0.3 V	1.5	5.9	7.9	1.5	8.3	ns
			5 ±0.5 V	1.5	5.2	7	1.5	7.3	
t_{PLZ}			3.3 ±0.3 V	1.5	7.2	9.4	1.5	9.9	
			5 ±0.5 V	1.5	5.8	7.8	1.5	8.2	

Kenmerken AC-type.

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74ACT11244 MIN	74ACT11244 MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	$I_{OH} = -24\ mA$	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50\ mA$†	5.5 V						
	$I_{OH} = -75\ mA$†	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	$I_{OL} = 24\ mA$	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50\ mA$†	5.5 V						
	$I_{OL} = 75\ mA$†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	μA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	74ACT11244 MIN	74ACT11244 MAX	UNIT
t_{PLH}	A	Y	1.5	6	8.9	1.5	9.9	ns
t_{PHL}			1.5	5.4	8.6	1.5	9.2	
t_{PZH}	$\bar{G}$	Y	1.5	6.6	11.3	1.5	12.5	ns
t_{PZL}			1.5	6.7	10.5	1.5	11.4	
t_{PHZ}	$\bar{G}$	Y	1.5	7.4	9.8	1.5	10.4	ns
t_{PLZ}			1.5	7.8	10.6	1.5	11.2	

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11245, 74ACT11245

8-voudige bus-transceivers met 3-state uitgangen




Figuur 3/10.5-11245.



Logisch symbool.

ENABLE G̅	DIRECTION CONTROL DIR	OPERATION
L	L	B data to A bus
L	H	A data to B bus
H	X	Isolation

Waarheidstabel.



Functioneel schema (positieve logika).

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11245 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	V_O = V_{CC} or GND	5.5 V			±0.5		±5	μA
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			8		80	μA
C_i	V_I = V_{CC} or GND	5 V		4				pF
C_o	V_O = V_{CC} or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11245 MIN	MAX	UNIT
t_{PLH}	A or B	B or A	3.3 ±0.3 V						ns
			5 ±0.5 V		6.9				
t_{PHL}			3.3 ±0.3 V						
			5 ±0.5 V		6.1				
t_{PZH}	$\overline{G}$	B or A	3.3 ±0.3 V						ns
			5 ±0.5 V		8				
t_{PZL}			3.3 ±0.3 V						
			5 ±0.5 V		8.1				
t_{PHZ}	$\overline{G}$	B or A	3.3 ±0.3 V						ns
			5 ±0.5 V		7.2				
t_{PLZ}			3.3 ±0.3 V						
			5 ±0.5 V		7.6				

Kenmerken AC-type.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11245 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	V_O = V_{CC} or GND	5.5 V			±0.5		±5	μA
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			8		80	μA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		4				pF
C_o	V_O = V_{CC} or GND	5 V		10				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11245 MIN	MAX	UNIT
t_{PLH}	A or B	B or A		5				ns
t_{PHL}				5.9				
t_{PZH}	$\overline{G}$	A or B		6.6				
t_{PZL}				7.7				
t_{PHZ}	$\overline{G}$	A or B		8.8				
t_{PLZ}				8.6				

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11620, 74ACT11620


8-voudige bus-transceivers met inverterende 3-state uitgangen



Figuur 3/10.5-11620.



Logisch symbool.



Functioneel schema (positieve logika).

ENABLE INPUTS		OPERATION
$\overline{G}$BA	GAB	
L	L	$\overline{B}$ data to A bus
H	H	$\overline{A}$ data to B bus
H	L	Isolation
L	H	$\overline{B}$ data to A bus, $\overline{A}$ data to B bus

Waarheidstabel.

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	TYP	MAX	74AC11620 MIN	MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	$I_{OH} = -4$ mA	3 V	2.58			2.48		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50$ mA†	5.5 V						
	$I_{OH} = -75$ mA†	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	$I_{OL} = 12$ mA	3 V			0.36		0.44	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50$ mA†	5.5 V						
	$I_{OL} = 75$ mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	μA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	$T_A = 25°C$ MIN	TYP	MAX	74AC11620 MIN	MAX	UNIT
t_{PLH}	A or B	B or A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.3				
t_{PHL}			3.3 ± 0.3 V						
			5 ± 0.5 V		4.8				
t_{PZH}	$\overline{G}BA$	A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.5				
t_{PZL}			3.3 ± 0.3 V						
			5 ± 0.5 V		5.1				
t_{PHZ}	$\overline{G}BA$	A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		5.6				
t_{PLZ}			3.3 ± 0.3 V						
			5 ± 0.5 V		4.2				
t_{PZH}	GAB	B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.9				
t_{PZL}			3.3 ± 0.3 V						
			5 ± 0.5 V		5.6				
t_{PHZ}	GAB	B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		5.5				
t_{PLZ}			3.3 ± 0.3 V						
			5 ± 0.5 V		5.6				

Kenmerken AC-type.

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	TYP	MAX	74ACT11620 MIN	MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	$I_{OH} = -24$ mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	$I_{OH} = -50$ mA†	5.5 V						
	$I_{OH} = -75$ mA†	5.5 V				3.85		
V_{OL}	$I_{OL} = 50\ \mu A$	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	$I_{OL} = 24$ mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	$I_{OL} = 50$ mA†	5.5 V						
	$I_{OL} = 75$ mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			4		40	μA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	$T_A = 25°C$ MIN	TYP	MAX	74ACT11620 MIN	MAX	UNIT
t_{PLH}	A or B	B or A		5.5				ns
t_{PHL}				5.7				
t_{PZH}	$\overline{G}BA$	A		6.1				ns
t_{PZL}				7.1				
t_{PHZ}	$\overline{G}BA$	A		7.8				ns
t_{PLZ}				7.6				
t_{PZH}	GAB	B		6.4				ns
t_{PZL}				7.8				
t_{PHZ}	GAB	B		7.2				ns
t_{PLZ}				7.1				

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11623, 74ACT11623


8-voudige bus-transceivers met 3-state uitgangen



Figuur 3/10.5-11623.



Logisch symbool.



Functioneel schema (positieve logika).

ENABLE INPUTS		OPERATION
ḠBA	GAB	
L	L	B̄ data to A bus
H	H	Ā data to B bus
H	L	Isolation
L	H	B̄ data to A bus, Ā data to B bus

Waarheidstabel.

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	T_A = 25°C TYP	T_A = 25°C MAX	74AC11623 MIN	74AC11623 MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	μA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	T_A = 25°C TYP	T_A = 25°C MAX	74AC11623 MIN	74AC11623 MAX	UNIT
t_{PLH}	A or B	B or A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.1				
t_{PHL}			3.3 ± 0.3 V						
			5 ± 0.5 V		4.5				
t_{PZH}	$\bar{G}BA$	A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.5				
t_{PZL}			3.3 ± 0.3 V						
			5 ± 0.5 V		5.1				
t_{PHZ}	$\bar{G}BA$	A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		5.6				
t_{PLZ}			3.3 ± 0.3 V						
			5 ± 0.5 V		5.7				
t_{PZH}	GAB	B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.9				
t_{PZL}			3.3 ± 0.3 V						
			5 ± 0.5 V		5.8				
t_{PHZ}	GAB	B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		5.5				
t_{PLZ}			3.3 ± 0.3 V						
			5 ± 0.5 V		5.6				

Kenmerken AC-type.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	T_A = 25°C TYP	T_A = 25°C MAX	74ACT11623 MIN	74ACT11623 MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			4		40	μA
ΔI_{CC}†	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	T_A = 25°C TYP	T_A = 25°C MAX	74ACT11623 MIN	74ACT11623 MAX	UNIT
t_{PLH}	A or B	B or A		5.2				ns
t_{PHL}				5.7				
t_{PZH}	$\bar{G}BA$	A		6				ns
t_{PZL}				7				
t_{PHZ}	$\bar{G}BA$	A		7.8				ns
t_{PLZ}				7.6				
t_{PZH}	GAB	B		6.4				ns
t_{PZL}				7.4				
t_{PHZ}	GAB	B		7.2				ns
t_{PLZ}				7				

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11640, 74ACT11640


8-voudige bus-transceivers met inverterende 3-state uitgangen



Figuur 3/10.5-11640.



Logisch symbool.



Functioneel schema (positieve logika).

CONTROL INPUTS		OPERATION
$\overline{G}$	DIR	
L	L	$\overline{B}$ data to A bus
L	H	$\overline{A}$ data to B bus
H	X	Isolation

Waarheidstabel.

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11640 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	μA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11640 MIN	MAX	UNIT
t_{PLH}	A or B	B or A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		5.9				
t_{PHL}	A or B	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		5.8				
t_{PZH}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		7.7				
t_{PZL}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		7.4				
t_{PHZ}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		8.4				
t_{PLZ}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		8				

Kenmerken AC-type.

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11640 MIN	MAX	UNIT
V_{OH}		I_{OH} = −50 μA	4.5 V	4.4			4.4		V
			5.5 V	5.4			5.4		
		I_{OH} = −24 mA	4.5 V	3.94			3.8		
			5.5 V	4.94			4.8		
		I_{OH} = −50 mA†	5.5 V						
		I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}		I_{OL} = 50 μA	4.5 V			0.1		0.1	V
			5.5 V			0.1		0.1	
		I_{OL} = 24 mA	4.5 V			0.36		0.44	
			5.5 V			0.36		0.44	
		I_{OL} = 50 mA†	5.5 V						
		I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	A or B Ports	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	μA
I_I	$\overline{G}$ or DIR	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	μA
ΔI_{CC}‡		One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$\overline{G}$ or DIR	$V_I = V_{CC}$ or GND	5 V		4				pF
C_{io}	A or B Ports	$V_O = V_{CC}$ or GND	5 V		12				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11640 MIN	MAX	UNIT
t_{PLH}	A or B	B or A	1.5	6.3	9.6	1.5	10.5	ns
t_{PHL}			1.5	5.7	8.6	1.5	9.5	
t_{PZH}	$\overline{G}$	A or B	1.5	8.8	12.2	1.5	13.4	ns
t_{PZL}			1.5	8.4	12.3	1.5	13.6	
t_{PHZ}	$\overline{G}$	A or B	1.5	9.1	12.9	1.5	13.9	ns
t_{PLZ}			1.5	9.6	13.1	1.5	14.2	

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11643, 74ACT11643


8-voudige bus-transceivers met 3-state uitgangen (→ wel/← niet) inverterend



Figuur 3/10.5-11643.



Logisch symbool.



Functioneel schema (positieve logika).

CONTROL INPUTS		OPERATION
G̅	DIR	
L	L	B data to A bus
L	H	Ā data to B bus
H	X	Isolation

Waarheidstabel.

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11643 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	µA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	µA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11643 MIN	MAX	UNIT
t_{PLH}	A or B	B or A	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.3				
t_{PHL}	A or B	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.8				
t_{PZH}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		4.7				
t_{PZL}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		5.4				
t_{PHZ}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		6.6				
t_{PLZ}	$\overline{G}$	A or B	3.3 ± 0.3 V						ns
			5 ± 0.5 V		6.5				

Kenmerken AC-type.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11643 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	$V_O = V_{CC}$ or GND	5.5 V			±0.5		±5	µA
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			8		80	µA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4				pF
C_o	$V_O = V_{CC}$ or GND	5 V		10				pF


PARAMETER	FROM (INPUT)	TO (OUTPUT)	T_A = 25°C MIN	TYP	MAX	74ACT11643 MIN	MAX	UNIT
t_{PLH}	A or B	B or A		5.4				ns
t_{PHL}				5.3				
t_{PZH}	$\overline{G}$	A or B		5.2				ns
t_{PZL}				6				
t_{PHZ}	$\overline{G}$	A or B		6.9				ns
t_{PLZ}				6.8				

Kenmerken ACT-type.


10.5 Transceivers 74AC(T)11xx-serie

74AC11646, 74ACT11646

8-voudige bus-transceivers/ registers met 3-state uitgangen



Figuur 3/10.5-11646.




Logisch symbool.

INPUTS						DATA I/O		OPERATION OR FUNCTION
G	DIR	CAB	CBA	SAB	SBA	A1 THRU A8	B1 THRU B8	
X	X	↑	X	X	X	Input	Unspecified†	Store A, B unspecified†
X	X	X	↑	X	X	Unspecified†	Input	Store B, A unspecified†
H	X	↑	↑	X	X	Input	Input	Store A and B Data
H	X	H or L	H or L	X	X			Isolation, hold storage
L	L	X	X	X	L	Output	Input	Real-Time B Data to A Bus
L	L	X	H or L	X	H			Stored B Data to A Bus
L	H	X	X	L	X	Input	Output	Real-Time A Data to B Bus
L	H	H or L	X	H	X			Stored A Data to B Bus


† The data output functions may be enabled or disabled by various signals at the $\overline{G}$ and DIR inputs. Data input functions are always enabled, i.e., data at the bus pins will be stored on every low-to-high transition on the clock inputs.

Waarheidstabel.

10.5 Transceivers 74AC(T)11xx-serie



Functioneel blokschema (positieve logika).



Voorbeelden van bus-management.

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74AC11646 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	3 V	2.9			2.9		V
		4.5 V	4.4			4.4		
		5.5 V	5.4			5.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	3 V			0.1		0.1	V
		4.5 V			0.1		0.1	
		5.5 V			0.1		0.1	
	I_{OL} = 12 mA	3 V			0.36		0.44	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	V_O = V_{CC} or GND	5.5 V			±0.5		±5	μA
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			8		80	μA
C_i	V_I = V_{CC} or GND	5 V		4				pF
C_o	V_O = V_{CC} or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74AC11646 MIN	MAX	UNIT
f_{max}			3.3 ±0.3 V						MHz
			5 ±0.5 V						
t_{PLH}	A or B	B or A	3.3 ±0.3 V						ns
			5 ±0.5 V		4.8				
t_{PHL}			3.3 ±0.3 V						
			5 ±0.5 V		6				
t_{PZH}	$\overline{G}$	A or B	3.3 ±0.3 V						ns
			5 ±0.5 V		6.1				
t_{PZL}			3.3 ±0.3 V						
			5 ±0.5 V		8.5				
t_{PHZ}	$\overline{G}$	A or B	3.3 ±0.3 V						ns
			5 ±0.5 V		5.4				
t_{PLZ}			3.3 ±0.3 V						
			5 ±0.5 V		5				
t_{PLH}	CBA or CAB	A or B	3.3 ±0.3 V						ns
			5 ±0.5 V		7				
t_{PHL}			3.3 ±0.3 V						
			5 ±0.5 V		8.8				
t_{PLH}	SBA or SAB† (A or B high)	A or B	3.3 ±0.3 V						ns
			5 ±0.5 V		5.6				
t_{PHL}			3.3 ±0.3 V						
			5 ±0.5 V		6.9				
t_{PLH}	SBA or SAB† (A or B low)	A or B	3.3 ±0.3 V						ns
			5 ±0.5 V		5.6				
t_{PHL}			3.3 ±0.3 V						
			5 ±0.5 V		6.9				
t_{PZH}	DIR	A or B	3.3 ±0.3 V						ns
			5 ±0.5 V		6.4				
t_{PZL}			3.3 ±0.3 V						
			5 ±0.5 V		8.4				
t_{PHZ}	DIR	A or B	3.3 ±0.3 V						ns
			5 ±0.5 V		2.7				
t_{PLZ}			3.3 ±0.3 V						
			5 ±0.5 V		3.2				

Kenmerken AC-type.

10.5 Transceivers 74AC(T)11xx-serie

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	74ACT11646 MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4			4.4		V
		5.5 V	5.4			5.4		
	I_{OH} = −24 mA	4.5 V	3.94			3.8		
		5.5 V	4.94			4.8		
	I_{OH} = −50 mA†	5.5 V						
	I_{OH} = −75 mA†	5.5 V				3.85		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
		5.5 V			0.1		0.1	
	I_{OL} = 24 mA	4.5 V			0.36		0.44	
		5.5 V			0.36		0.44	
	I_{OL} = 50 mA†	5.5 V						
	I_{OL} = 75 mA†	5.5 V					1.65	
I_{OZ}	V_O = V_{CC} or GND	5.5 V			±0.5		±5	μA
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			8		80	μA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			0.9		1	mA
C_i	V_I = V_{CC} or GND	5 V		4				pF
C_o	V_O = V_{CC} or GND	5 V		10				pF

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V_{CC} RANGE	T_A = 25°C MIN	TYP	MAX	74ACT11646 MIN	MAX	UNIT
f_{max}			5.0 ±0.5 V						MHz
t_{PLH}	A or B	B or A	5.0 ±0.5 V		5.1				ns
t_{PHL}					7.2				
t_{PZH}	$\overline{G}$	A or B	5.0 ±0.5 V		6.2				ns
t_{PZL}					7.2				
t_{PHZ}	$\overline{G}$	A or B	5.0 ±0.5 V		6.5				ns
t_{PLZ}					7.2				
t_{PLH}	CBA or CAB	A or B	5.0 ±0.5 V		6.4				ns
t_{PHL}					9				
t_{PZH}	DIR	A or B	5.0 ±0.5 V		7				ns
t_{PZL}					8				
t_{PHZ}	DIR	A or B	5.0 ±0.5 V		6.6				ns
t_{PLZ}					7.3				
t_{PLH}	SBA OR SAB (A or B high)	A or B	5.0 ±0.5 V		6.1				ns
t_{PHL}					8.3				
t_{PLH}	SBA or SAB (A or B low)	A or B	5.0 ±0.5 V		6.1				ns
t_{PHL}					8.3				

Kenmerken ACT-type.

3/11

Diverse schakelingen van overige logische families

Inhoud

8455	2 x 4-ingang NAND-driver, DCL
8470	3 x 3-ingang NAND, DCL
8471	3 x 3-ingang NAND, open-collector, DCL
8480	4 x 2-ingang NAND, DCL
8481	4 x 2-ingang NAND, open-collector, DCL
8490	6 x inverter, DCL
8706	2 x 5-ingang diode-expander element, DCL
8731	4 x 2-ingang diode-expander element, DCL
8806	2 x 4-ingang expander element, inverterend, open-collector, DCL
8808	8-ingang NAND, DCL
8815	2 x 4-ingang NOR, DCL
8816	2 x 4-ingang NAND, DCL
8840	2 x uitbreidbare 2-wide AND-OR-INVERT, DCL
8848	uitbreidbare 2-2-2-3-ingang AND-OR-INVERT, DCL
8855	2 x 4-ingang NAND-driver, DCL
8870	3 x 3-ingang NAND, DCL
8875	3 x 3-ingang NOR, DCL
8880	4 x 2-ingang NAND, DCL
8881	4 x 2-ingang NAND, open-collector, DCL
8885	4 x 2-ingang NOR, DCL
8890	6 x inverter, DCL
8891	6 x inverter, open-collector, DCL
SP380A	4 x 2-ingang NOR (I_{in} = 180 μA max.), DCL

3/11.3 FC-serie DTL

(aanvulling 62)

FCH 101	uitbreidbare 8-ingang NAND, non-Rc
FCH 111	uitbreidbare 8-ingang NAND, Rc
FCH 121	2 x uitbreidbare 4-ingang NAND, non-Rc
FCH 131	2 x uitbreidbare 4-ingang NAND, Rc
FCH 141	3 x 3-3-2 ingang NAND, non-Rc
FCH 161	3 x 3-3-2 ingang NAND, Rc
FCH 151	3 x 3-ingang NAND, non-Rc
FCH 171	3 x 3-ingang NAND, Rc
FCH 181	4 x 2-ingang NAND, non-Rc
FCH 191	4 x 2-ingang NAND, Rc
FCH 201	6 x inverter, non-Rc
FCH 211	6 x inverter, Rc
FCH 221	2 x 3-ingang NAND line-driver
FCH 231	2 x uitbreidbare 4-ingang NAND line-driver
FCH 311	6 x inverter, non-Rc
FCH 321	6 x inverter, Rc
FCL 101	level detector
FCY 101	3 x 4-3-3 ingang expanders

3/11.4 Eénpoorts Advanced High-Speed CMOS logika

3/11.4.1 Achtergrond-informatie éénpoort AHC logika

(aanvulling 74)

3/11.4.2 Type-beschrijving van de 74AHC(T)1Gxx-serie

(aanvulling 74)

74AHC1G00	2-in NAND
74AHCT1G00	2-in NAND
74AHC1G02	2-in NOR
74AHCT1G02	2-in NOR
74AHC1G04	inverter
74AHCT1G04	inverter
74AHC1GU04	inverter, uitgang niet-gebufferd
74AHC1G08	2-in AND
74AHCT1G08	2-in AND
74AHC1G14	Schmitt-trigger inverter
74AHCT1G14	Schmitt-trigger inverter
74AHC1G32	2-in OR
74AHCT1G32	2-in OR
74AHC1G86	2-in EXOR
74AHCT1G86	2-in EXOR
74AHC1G125	bus-buffer (3-state uitgang)
74AHC1G132	2-in NAND (Schmitt-trigger ingangen)
74AHCT1G132	2-in NAND (Schmitt-trigger ingangen)

(aanvulling 85)

74AHCT1G125	Bus-buffer (3-state uitgang)
74AHC1G126, 74AHCT1G126	Bus-buffer (3-state uitgang)

3/11.5 Overige éénpoorts logica

3/11.5.1 Achtergrond-informatie

(aanvulling 85)

3/11.5.2 Type-beschrijving

(aanvulling 85)

74LVC1G00A	2-in NAND
74LVC1G02A	2-in NOR
74LVC1G04A, 74ALVC1G04	inverter
74LVC1G08A, 74ALVC1G08	2-in AND
74LVC1G14A, 74ALVC1G14	Schmitt-trigger inverter
74LVC1G32A, 74ALVC1G32	2-in OR
74ALVC1G79	D-type flip-flop
74LVC1G86A	2-in EXOR
74ALVC1G125	bus-buffer (3-state uitgang)
74ALVC1G126	bus-buffer (3-state uitgang)
74LVC1G132A	2-in Schmitt-trigger NAND
74CBTS1G125, 74CBTLVG125	single FET bus-switch

74CBT1G384,
74CBTS1G384 single FET bus-switch


3/11.1

1583x/1593x-serie DTL


15830 (15930)


2 uitbreidbare NAND/NOR-poorten met elk 4 ingangen (fan-out = 8)

positieve logika: $Y = \overline{ABCDX}$
negatieve logika: $Y = \overline{A+B+C+D+X}$



figuur 3/11.1-830





o.a. leverbaar:
SN 15830N, MC 830P, PD 993259, DTμL 9930


11.1 1583x/1593x-serie DTL


15832 (15932)


2 uitbreidbare NAND/NOR-buffers met elk 4 ingangen (fan-out = 25)

positieve logika: Y = $\overline{ABCDX}$
negatieve logika: Y = $\overline{A+B+C+D+X}$

figuur 3/11.1-832







o.a. leverbaar:
SN 15832N, MC 832P, PD 993259,
DTµL 9932


11.1 1583x/1593x-serie DTL


151810 (151910)

4 NOR-poorten met elk 2 ingangen (fan-out = 7)

positieve logika: $Y = \overline{A+B}$

figuur 3/11.1-1810





o.a. leverbaar:
SN 151810N, MC 1810P


11.1 1583x/1593x-serie DTL


151805 (151905)

NAND-poort met 10 ingangen (korte stijgtijd) (fan-out = 8)

positieve logika: $Y = \overline{ABCDEFGHIJ}$

figuur 3/11.1-1805





o.a. leverbaar:
SN 151805N, MC 1805P


11.1 1583x/1593x-serie DTL


151804 (151904)

NAND-poort met 10 ingangen (fan-out = 8)

positieve logika: $Y = \overline{ABCDEFGHIJ}$

figuur 3/11.1-1804






o.a. leverbaar:
SN 151804N, MC 1804P

11.1 1583x/1593x-serie DTL


151803 (151903)

uitbreidbare NAND-poort met 8 ingangen (korte stijgtijd) (fan-out = 8)

positieve logika: $Y = \overline{ABCDEFGHX}$



figuur 3/11.1-1803



o.a. leverbaar:
SN 151803N, MC 1803P


11.1 1583x/1593x-serie DTL


151802 (151902)

uitbreidbare NAND-poort met 8 ingangen (fan-out = 8)

positieve logika: $Y = \overline{ABCDEFGHX}$

figuur 3/11.1-1802





o.a. leverbaar:
SN 151802N, MC 1802P


11.1 1583x/1593x-serie DTL


151801 (151901)

2 NAND-poorten met elk 5 ingangen (korte stijgtijd) (fan-out = 8)

positieve logika: $Y = \overline{ABCDE}$

figuur 3/11.1-1801






o.a. leverbaar:
SN 151801N, MC 1801P

11.1 1583x/1593x-serie DTL


151800 (151900)

2 NAND-poorten met elk 5 ingangen (fan-out = 8)

positieve logika: $Y = \overline{ABCDE}$



figuur 3/11.1-1800



o.a. leverbaar:
SN 151800N, MC 1800P


11.1 1583x/1593x-serie DTL


15863 (15963)

3 NAND/NOR-poorten met elk 3 ingangen (korte stijgtijd) (fan-out = 7)

positieve logika: $Y = \overline{ABC}$
negatieve logika: $Y = \overline{A+B+C}$

figuur 3/11.1-863






o.a. leverbaar:
SN 15863N, MC 863P, PD 996359

11.1 1583x/1593x-serie DTL


15862 (15962)


3 NAND/NOR-poorten met elk 3 ingangen (fan-out = 8)

positieve logika: $Y = \overline{ABC}$
negatieve logika: $Y = \overline{A+B+C}$



figuur 3/11.1-862






o.a. leverbaar:
SN 15862N, MC 862P, PD 996259, DTμL 9962

11.1 1583x/1593x-serie DTL


15861 (15961)

2 uitbreidbare NAND/NOR-poorten met elk 4 ingangen (korte stijgtijd) (fan-out = 7)

positieve logika: $Y = \overline{ABCDX}$
negatieve logika: $Y = \overline{A+B+C+D+X}$



figuur 3/11.1-861



o.a. leverbaar:
SN 15861N, MC 861N, PD 996159


11.1 1583x/1593x-serie DTL


15858 (15958)

4 NAND/NOR-power poorten met elk 2 ingangen (fan-out = 27)

positieve logika: $Y = \overline{AB}$
negatieve logika: $Y = \overline{A+B}$

figuur 3/11.1-858






o.a. leverbaar:
SN 15858N, MC 858P

11.1 1583x/1593x-serie DTL


15857 (15957)

4 NAND-buffers met elk 2 ingangen (fan-out = 25)

positieve logika: Y = $\overline{AB}$



figuur 3/11.1-857




o.a. leverbaar:
SN 15857N, MC 857P


11.1 1583x/1593x-serie DTL

15849 (15949)

4 NAND/NOR-poorten met elk 2 ingangen (korte stijgtijd) (fan-out = 8)

figuur 3/11.1-849





o.a. leverbaar:
SN 15849N, MC 849P, PD 994959


11.1 1583x/1593x-serie DTL


15846 (15946)


4 NAND/NOR-poorten met elk 2 ingangen (fan-out = 8)

positieve logika: $Y = \overline{AB}$
negatieve logika: $Y = \overline{A+B}$

figuur 3/11.1-846







o.a. leverbaar:
SN 15846N, MC 846P, PD 994659,
DTμL 9946


11.1 1583x/1593x-serie DTL


15837 (15937)

6 inverters (korte stijgtijd) (fan-out = 8)

positieve logika: $Y = \overline{A}$

figuur 3/11.1-837





o.a. leverbaar:
SN 15837N, MC 937P, PD 993759


11.1 1583x/1593x-serie DTL


15836 (15936)


6 inverters (fan-out = 8)

positieve logika: $Y = \overline{A}$

figuur 3/11.1-836







o.a. leverbaar:
SN 15836N, MC 836P, PD 993659,
DTμL 9936


11.1 1583x/1593x-serie DTL


15835 (15935)

6 inverters (zonder ingangsdioden) (fan-out = 8)

positieve logika: $Y = \overline{A}$

figuur 3/11.1-835





o.a. leverbaar:
SN 15835N, MC 840P, PD 993559


11.1 1583x/1593x-serie DTL


15833 (15933)


2 expanders met elk 4 ingangen

positieve logika: $X = \overline{ABCD}$
negatieve logika: $X = \overline{A+B+C+D}$

figuur 3/11.1-833







o.a. leverbaar:
SN 15833N, MC 833P, PD 993359,
DTμL 9933


11.1 1583x/1593x-serie DTL


15834 (15934)

6 inverters (fan-out = 8)

positieve logika: $Y = \overline{A}$

figuur 3/11.1-834





o.a. leverbaar:
SN 15834N, MC 834P


11.1 1583x/1593x-serie DTL


15844 (15944)


2 uitbreidbare NAND/NOR-power poorten met elk 4 ingangen (fan-out = 27)

positieve logika: Y = $\overline{ABCDX}$
negatieve logika: Y = $\overline{A+B+C+D+X}$

figuur 3/11.1-844







o.a. leverbaar:
SN 15844N, MC 844P, PD 994459,
DTμL 9944


11.1 1583x/1593x-serie DTL


151811 (151911)

4 NOR-poorten met elk 2 ingangen (korte stijgtijd) (fan-out = 7)

positieve logika: $Y = \overline{A+B}$

figuur 3/11.1-1811





o.a. leverbaar:
SN 151811N, MC 1811P

11.1 1583x/1593x-serie DTL


3/11.2

8xxx-serie TTL en DCL


82(S)41

4 TTL EXOR-poorten met totempaal-uitgangen


positieve logika: $f = A \oplus B = \overline{A}B + A\overline{B}$



Figuur 3/11.2-8241.



Functioneel schema.



Logisch symbool.

	A	B	f
8241/82S41	0	0	0
	1	0	1
	0	1	1
	1	1	0

Waarheidstabel.


o.a. leverbaar:
Signetics: N 8241, N 82S41

11.2 8xxx-serie TTL en DCL


82(S)42

4 TTL EXNOR-poorten met open-collector uitgangen


positieve logika: $f = \overline{A \oplus B} = AB + \overline{AB}$



Figuur 3/11.2-8242.



Functioneel schema.



Logisch symbool.

	A	B	f
8242/82S42	0	0	1
	1	0	0
	0	1	0
	1	1	1

Waarheidstabel.


o.a. leverbaar:
Signetics: N 8242, N 82S42

11.2 8xxx-serie TTL en DCL


8415

2 DCL NAND-poorten met met elk 5 ingangen, open-collector uitgangen


positieve logika: y = $\overline{ABCDE}$



Figuur 3/11.2-8415.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8415

11.2 8xxx-serie TTL en DCL


8416

2 DCL uitbreidbare NAND-poorten met elk 4 ingangen


positieve logika: $y = \overline{ABCDX}$



Figuur 3/11.2-8416.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8416


11.2 8xxx-serie TTL en DCL


8417

2 DCL uitbreidbare NAND-poorten met elk 3 ingangen, open-collector uitgang met optionele optrekweerstand


positieve logika: $y = \overline{ABCX}$

Figuur 3/11.2-8417.





Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8417

11.2 8xxx-serie TTL en DCL


8440

2 DCL AND-OR-INVERT poorten (2-wide 2-input)


positieve logika: $y = \overline{AB + CD}$



Figuur 3/11.2-8440.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8440

11.2 8xxx-serie TTL en DCL


8455

2 DCL NAND-poort drivers met elk 4 ingangen


positieve logika: $y = \overline{ABCD}$



Figuur 3/11.2-8455.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8455

11.2 8xxx-serie TTL en DCL


8470

3 DCL NAND-poort met elk 3 ingangen


positieve logika: $y = \overline{ABC}$



Figuur 3/11.2-8470.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8470

11.2 8xxx-serie TTL en DCL


8471

3 DCL NAND-poorten met elk 3 ingangen en open-collector uitgang


positieve logika: $y = \overline{ABC}$



Figuur 3/11.2-8471.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8471

11.2 8xxx-serie TTL en DCL


8480

4 DCL NAND-poorten met elk 2 ingangen


positieve logika: $y = \overline{AB}$



Figuur 3/11.2-8480.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8480

11.2 8xxx-serie TTL en DCL


8481

4 DCL NAND-poorten met elk 2 ingangen en open-collector uitgang


positieve logika: $y = \overline{AB}$



Figuur 3/11.2-8481.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8481


11.2 8xxx-serie TTL en DCL


8490

6 DCL inverters


positieve logika: y = $\overline{A}$

Figuur 3/11.2-8490.





Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8490

11.2 8xxx-serie TTL en DCL


8706

2 DCL diode-expander elementen met elk 5 ingangen


positieve logika: y = ABCDE



Figuur 3/11.2-8706.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8706

11.2 8xxx-serie TTL en DCL


8731

4 DCL diode-expander elementen met elk 2 ingangen


positieve logika: y = AB



Figuur 3/11.2-8731.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8731


11.2 8xxx-serie TTL en DCL


8806

2 DCL expander-elementen met elk 4 ingangen en inverterende open-collector uitgang


positieve logika: $y = \overline{ABCD}$

Figuur 3/11.2-8806.





Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8806

11.2 8xxx-serie TTL en DCL


8808

DCL NAND-poort met 8 ingangen


positieve logika: y = $\overline{ABCDEFGH}$



Figuur 3/11.2-8808.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8808


11.2 8xxx-serie TTL en DCL


8815

2 DCL NOR-poorten met elk 4 ingangen


positieve logika: $y = \overline{A + B}$

Figuur 3/11.2-8815.





Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8815

11.2 8xxx-serie TTL en DCL


8816

2 DCL NAND-poorten met elk 4 ingangen


positieve logika: $y = \overline{ABCD}$



Figuur 3/11.2-8816.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8816


11.2 8xxx-serie TTL en DCL


8840

2 DCL uitbreidbare AND-OR-INVERT poorten (2-wide 2-input)


positieve logika: $y = \overline{AB + CD + x}$

Figuur 3/11.2-8840.





Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8840

11.2 8xxx-serie TTL en DCL


8848

DCL uitbreidbare AND-OR-INVERT poort met 2-2-2-3 ingangen (uitbreiding AND-termen door emitter en collector aansluitingen van 2^e trap)


positieve logika:
$y = \overline{AB + CDE + FG + HI + (V_c\, \overline{V_e})}$



Figuur 3/11.2-8848.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8848


11.2 8xxx-serie TTL en DCL


8855

2 DCL NAND-drivers met elk 4 ingangen


positieve logika: $y = \overline{ABCD}$

Figuur 3/11.2-8855.





Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8855

11.2 8xxx-serie TTL en DCL


8870

3 DCL NAND-poorten met elk 3 ingangen


positieve logika: $y = \overline{ABC}$



Figuur 3/11.2-8870.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8870

11.2 8xxx-serie TTL en DCL


8875

2 DCL NOR-poorten met elk 3 ingangen


positieve logika: $y = \overline{A + B + C}$



Figuur 3/11.2-8875.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8875

11.2 8xxx-serie TTL en DCL


8880

4 DCL NAND-poorten met elk 2 ingangen


positieve logika: $y = \overline{AB}$



Figuur 3/11.2-8880.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8880


11.2 8xxx-serie TTL en DCL


8881

4 DCL NAND-poorten met elk 2 ingangen en open-collector uitgang


positieve logika: $y = \overline{AB}$

Figuur 3/11.2-8881.





Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8881


11.2 8xxx-serie TTL en DCL


8885

4 DCL NOR-poorten met elk 2 ingangen


positieve logika: $y = \overline{A + B}$

Figuur 3/11.2-8885.





Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: N 8885


11.2 8xxx-serie TTL en DCL


8890

6 DCL inverters


positieve logika: y = $\overline{A}$

Figuur 3/11.2-8890.





Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8890

11.2 8xxx-serie TTL en DCL


8891

6 DCL inverters met open-collector uitgang


positieve logika: $y = \overline{A}$



Figuur 3/11.2-8891.



Functioneel schema.



Logisch symbool.


o.a. leverbaar:
Signetics: N 8891

11.2 8xxx-serie TTL en DCL


SP380A

4 DCL NOR-poorten met elk 2 ingangen (ingangsstroom 180 μA max)


positieve logika: $y = \overline{A + B}$



Figuur 3/11.2-SP380A.



Functioneel schema.



Logisch symbool.

o.a. leverbaar:
Signetics: SP380A

11.2 8xxx-serie TTL en DCL


3/11.3

FC-serie DTL


FCH 101, FCH 111

uitbreidbare NAND-poort met 8 ingangen


FCH101: non-Rc, FCH111: Rc
(fan-out = 8)
Positieve logika
$Q=\overline{G_1G_2G_3G_4G_5G_6G_7G_8E_1E_2}$



Figuur 3/11.3-111.



Logisch symbool.




Functionele schema's:
boven FCH 101;
onder FCH 111.

11.3 FC-serie DTL


FCH 121, FCH 131

2 uitbreidbare NAND-poorten met elk 4 ingangen


FCH121: non-R_c, FCH131: R_c
(fan-out = 8)
Positieve logika:
$Q1=\overline{G_1G_2G_3G_4E_1}$
$Q2=\overline{G_5G_6G_7G_8E_2}$



Figuur 3/11.3-121.



Logisch symbool.




Functionele schema's:
boven FCH 121;
onder FCH 131.

11.3 FC-serie DTL


FCH 141, FCH 161

2 NAND-poorten met elk 3 ingangen en 1 uitbreidbare NAND-poort met 2 ingangen


FCH141: non-R_c, FCH161: R_c
(fan-out = 8)
Positieve logika:
$Q1=\overline{G_1G_2E}$
$Q2=\overline{G_3G_4G_5}$
$Q3=\overline{G_6G_7G_8}$



Figuur 3/11.3-141.



Logisch symbool.



Functionele schema's:
boven FCH 141;
onder FCH 161.


11.3 FC-serie DTL


FCH 151, FCH 171

3 NAND-poorten met elk 3 ingangen


FCH151: non-R_c, FCH171: R_c
(fan-out = 8)
Positieve logika:
$Q1=\overline{G_1G_2G_3}$
$Q2=\overline{G_4G_5G_6}$
$Q3=\overline{G_7G_8G_9}$

Figuur 3/11.3-151.





Logisch symbool.



Functionele schema's:
boven FCH 151;
onder FCH 171.


11.3 FC-serie DTL


FCH 181, FCH 191

4 NAND-poorten met elk 2 ingangen


FCH181: non-Rc, FCH191: Rc
(fan-out = 8)
Positieve logika:
$Q1=\overline{G_1G_2}$
$Q2=\overline{G_3G_4}$
$Q3=\overline{G_5G_6}$
$Q2=\overline{G_7G_8}$

Figuur 3/11.3-181.





Logisch symbool.




Functionele schema's:
boven FCH 181;
onder FCH 191.

11.3 FC-serie DTL


FCH 201, FCH 211

6 inverters


FCH201: non-R_c, FCH211: R_c
(fan-out = 8)
Positieve logika: $Q_n=\overline{G_n}$



Figuur 3/11.3-201.



Logisch symbool.




Functionele schema's:
boven FCH 201;
onder FCH 211.

11.3 FC-serie DTL


FCH 221

2 NAND line-drivers met elk 3 ingangen


(fan-out = 14)
Positieve logika:
$Q1=\overline{G_1G_2G_3}$
$Q2=\overline{G_4G_5G_6}$



Figuur 3/11.3-221.



Logisch symbool.



Functioneel schema.

11.3 FC-serie DTL

FCH 231


2 uitbreidbare NAND line-drivers met elk 4 ingangen

(fan-out = 20)


Positieve logika:

$Q1=\overline{G_1G_2G_3G_4E_1}$


$Q2=\overline{G_5G_6G_7G_8E_2}$



Figuur 3/11.3-231.



Logisch symbool.




Functioneel schema.

11.3 FC-serie DTL


FCH 311, FCH 321

6 inverters


FCH311: non-R_c, FCH321: R_c
(fan-out = 8)
Positieve logika: $Q_n = \overline{E_n}$



Figuur 3/11.3-311.



Logisch symbool.



Functionele schema's:
boven FCH 311;
onder FCH 321.


11.3 FC-serie DTL


FCL 101

level detector


Niet-inverterende Schmitt-trigger.
Trip-niveaus kunnen met een externe weerstand of een zenerdiode worden ingesteld.

Figuur 3/11.3-101.







Logisch symbool.



Functioneel schema.



Transfer karakteristiek.




Hysteresisch in functie van weerstand.

11.3 FC-serie DTL


FCY 101

3 expanders met 4-3-3 ingangen


(3 onafhankelijke diode-array's)



Figuur 3/11.3-Y101.



Logisch symbool.



Functioneel schema.

11.3 FC-serie DTL

3/11.4.1

Achtergrond-informatie éénpoort AHC logika

Inleiding

Door Philips Semiconductors en Texas Instruments worden single-gate Advanced High-Speed CMOS schakelingen (AHC) vervaardigd in de op dit moment kleinst mogelijke behuizingen. Deze éénpoort logische schakelingen zijn zelfs leverbaar in twee soorten 5-pens behuizingen (zie figuur 3/11.4.1-1):

- de SOT-23 behuizing van de "Microgate" familie is 9,3 mm^2 groot (1,3 mm dik) en heeft een onderlinge penafstand van 0,95 mm.
- de SOT-323 behuizing van de "Picogate" serie is 4,84 mm^2 groot (dikte 1 mm) met een penafstand van 0,65 mm.

De éénpoort logika is afkomstig van de gewone logische schakelingen (figuur 3/11.4.1-2) en maakt kleinere en lichtere ontwerpen mogelijk. Dit kan belangrijk zijn bij draagbare apparatuur, bijvoorbeeld op het gebied van telecommunicatie, computers, consumenten- en auto-elektronica. Voorbeelden hiervan zijn: sub-sub notebook computers, zeer kleine TV's, video-spelletjes, camera's, afstandsbedieningen, enzovoorts. De Microgate-familie is even groot als de bekende Small-Outline Transistor (SOT-23) behuizing, maar heeft vijf aansluitpennen. De Picogate-familie is zelfs nog 50 % kleiner dan de Microgates. Door deze zeer geringe afmetingen en het feit dat in elke behuizing slechts één poort is opgenomen, is het ontwerpen van printkaarten met beide families uiterst eenvoudig. Natuurlijk kunnen ze ook worden toegepast om veranderingen in het schema uit te voeren (= fouten te herstellen) en de functionaliteit van Application Specific IC's (ASIC's) te modificeren.

Maximaal toelaatbare waarden


De maximaal toelaatbare waarden zijn voor alle AHC/AHCT single-gate typen gelijk (figuur 3/11.4.1-4).

Verder worden voor alle single-gate AHC-typen dezelfde bedrijfsomstandigheden aanbevolen (figuur 3/11.4.1-5), terwijl dat ook voor de single-gate AHCT-typen geldt (figuur 3/11.4.1-6).


Algemene eigenschappen

- 5,5 ns vertraging
- AHC: 3,3 V en 5 V voedingsspanning
- +/- 8 mA uitgangsstroom
- 20 µA statische stroomopname
- CMOS (AHC) en TTL (AHCT) compatibel
- AHC-versies compatibel met de TC7SHxx-serie van Toshiba


11.4 Eénpoort Advanced High-Speed CMOS logica



Figuur 3/11.4.1-1: Afmetingen van de AHC/AHCT Microgate en Picogate logika. Microgate: SOT-23, code DBV; picogate: SOT-323, code DCK.




Figuur 3/11.4.1-2: Single-gate logische schakelingen hebben dezelfde eigenschappen als standaard (AHC/AHCT) poorten.



Cross-Reference (examples)

Texas Instruments	Toshiba
SN74AHC1G00DBV	TC7SH00F
SN74AHCT1G00DCK	TC7SHT00FU
SN74AHC1GU04DBV	TC7SHU04F



Figuur 3/11.4.1-3: Codering van de single-gate logika.

11.4 Eénpoort Advanced High-Speed CMOS logica

Supply voltage range, V_{CC}	–0.5 V to 7 V
Input voltage range, V_I (see Note 1)	–0.5 V to 7 V
Output voltage range, V_O (see Note 1)	–0.5 V to V_{CC} + 0.5 V
Input clamp current, I_{IK} ($V_I < 0$)	–20 mA
Output clamp current, I_{OK} ($V_O < 0$ or $V_O > V_{CC}$)	±20 mA
Continuous output current, I_O (V_O = 0 to V_{CC})	±25 mA
Continuous current through V_{CC} or GND	±50 mA
Package thermal impedance, θ_{JA} (see Note 2): DBV package	347°C/W
DCK package	389°C/W
Storage temperature range, T_{stg}	–65°C to 150°C

Figuur 3/11.4.1-4: Maximaal toelaatbare waarden voor alle AHC/AHCT single-gate typen.

			MIN	MAX	UNIT
V_{CC}	Supply voltage		2	5.5	V
V_{IH}	High-level input voltage	V_{CC} = 2 V	1.5		V
		V_{CC} = 3 V	2.1		
		V_{CC} = 5.5 V	3.85		
V_{IL}	Low-level input voltage	V_{CC} = 2 V		0.5	V
		V_{CC} = 3 V		0.9	
		V_{CC} = 5.5 V		1.65	
V_I	Input voltage		0	5.5	V
V_O	Output voltage		0	V_{CC}	V
I_{OH}	High-level output current	V_{CC} = 2 V		–50	µA
		V_{CC} = 3.3 V ± 0.3 V		–4	mA
		V_{CC} = 5 V ± 0.5 V		–8	
I_{OL}	Low-level output current	V_{CC} = 2 V		50	µA
		V_{CC} = 3.3 V ± 0.3 V		4	mA
		V_{CC} = 5 V ± 0.5 V		8	
$\Delta t/\Delta v$	Input transition rise or fall rate	V_{CC} = 3.3 V ± 0.3 V		100	ns/V
		V_{CC} = 5 V ± 0.5 V		20	
T_A	Operating free-air temperature		–40	85	°C

Figuur 3/11.4.1-5: Aanbevolen bedrijfscondities voor alle CMOS-compatibele AHC single-gate typen.

11.4 Eénpoort Advanced High-Speed CMOS logica

		MIN	MAX	UNIT
V_{CC}	Supply voltage	4.5	5.5	V
V_{IH}	High-level input voltage	2		V
V_{IL}	Low-level input voltage		0.8	V
V_I	Input voltage	0	5.5	V
V_O	Output voltage	0	V_{CC}	V
I_{OH}	High-level output current		–8	mA
I_{OL}	Low-level output current		8	mA
$\Delta t/\Delta v$	Input transition rise or fall rate		20	ns/V
T_A	Operating free-air temperature	–40	85	°C

Figuur 3/11.4.1-6: Aanbevolen bedrijfscondities voor alle TTL-compatibele AHCT single-gate typen.


3/11.4.2

Type-beschrijving van de 74AHC(T)1Gxx-serie


74AHC1G00, 74AHCT1G00

Enkele NAND-poort met 2-ingangen

Positieve logika: $Y = \overline{AB}$ of $Y = \overline{A}+\overline{B}$




Figuur 3/11.4.2-1: Aansluitingen van de 74AHC1G00 en 74AHCT1G00.



Figuur 3/11.4.2-2: Logisch symbool van de 74AHC1G00/74AHCT1G00.

INPUTS A	INPUTS B	OUTPUT Y
H	H	L
L	X	H
X	L	H

Figuur 3/11.4.2-3: Waarheidstabel voor de 74AHC1G00 en 74AHCT1G00.



Figuur 3/11.4.2-4: Functioneel schema van de 74AHC1G00 en 74AHCT1G00.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}		I_{OH} = −50 µA	2 V	1.9	2		1.9		V
			3 V	2.9	3		2.9		
			4.5 V	4.4	4.5		4.4		
		I_{OH} = −4 mA	3 V	2.58			2.48		
		I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}		I_{OL} = 50 µA	2 V			0.1		0.1	V
			3 V			0.1		0.1	
			4.5 V			0.1		0.1	
		I_{OL} = 4 mA	3 V			0.36		0.44	
		I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	A or B inputs	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
C_i		$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

Figuur 3/11.4.2-5: Elektrische kenmerken van de 74AHC1G00 (bij de aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		5.5	7.9	1	9.5	ns
t_{PHL}					5.5	7.9	1	9.5	
t_{PLH}	A or B	Y	C_L = 50 pF		8	11.4	1	13	ns
t_{PHL}					8	11.4	1	13	

Figuur 3/11.4.2-6: Schakeltijden van de 74AHC1G00 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		3.7	5.5	1	6.5	ns
t_{PHL}					3.7	5.5	1	6.5	
t_{PLH}	A or B	Y	C_L = 50 pF		5.2	7.5	1	8.5	ns
t_{PHL}					5.2	7.5	1	8.5	

Figuur 3/11.4.2-7: Schakeltijden van de 74AHC1G00 bij 5 V +/-0,5 V.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4	4.5		4.4		V
	I_{OH} = −8 mA		3.94			3.8		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
	I_{OL} = 8 mA				0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at V_{CC} or GND	5.5 V			1.35		1.5	mA
C_i	$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

‡ This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-8: Elektrische kenmerken van de 74AHCT1G00 (onder de aanbevolen bedrijfscondities).

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A or B	Y	C_L = 15 pF		5	6.9	1	8	ns
t_{PHL}					5	6.9	1	8	
t_{PLH}	A or B	Y	C_L = 50 pF		5.5	7.9	1	9	ns
t_{PHL}					5.5	7.9	1	9	


Figuur 3/11.4.2-9: Schakeltijden van de 74AHCT1G00.

11.4 Eénpoorts Advanced High-Speed CMOS logika


74AHC1G02, 74AHCT1G02

Enkele NOR-poort met 2-ingangen

Positieve logika: $Y = \overline{A} * \overline{B}$ of $Y = \overline{A+B}$




Figuur 3/11.4.2-10: Aansluitingen van de 74AHC1G02 en 74AHCT1G02.



Figuur 3/11.4.2-12: Logisch symbool van de 74AHC1G02 en 74AHCT1G02.

INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

Figuur 3/11.4.2-11: Waarheidstabel voor de 74AHC1G02/74AHCT1G02.



Figuur 3/11.4.2-13: Functioneel schema van de 74AHC1G02 en 74AHCT1G02.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	2 V	1.9	2		1.9		V
		3 V	2.9	3		2.9		
		4.5 V	4.4	4.5		4.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}	I_{OL} = 50 μA	2 V			0.1		0.1	V
		3 V			0.1		0.1	
		4.5 V			0.1		0.1	
	I_{OL} = 4 mA	3 V			0.36		0.44	
	I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	μA
C_i	$V_I = V_{CC}$ or GND	5 V		4	10		10	pF

Figuur 3/11.4.2-14: Elektrische kenmerken van de 74AHC1G02 (bij de aanbevolen bedrijfscondities).

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		5.6	7.9	1	9.5	ns
t_{PHL}					5.6	7.9	1	9.5	
t_{PLH}	A or B	Y	C_L = 50 pF		8.1	11.4	1	13	ns
t_{PHL}					8.1	11.4	1	13	

Figuur 3/11.4.2-15: Schakeltijden van de 74AHC1G02 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		3.6	5.5	1	6.5	ns
t_{PHL}					3.6	5.5	1	6.5	
t_{PLH}	A or B	Y	C_L = 50 pF		5.1	7.5	1	8.5	ns
t_{PHL}					5.1	7.5	1	8.5	

Figuur 3/11.4.2-16: Schakeltijden van de 74AHC1G02 bij 5 V +/-0,5 V.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}	I_{OH} = –50 µA	4.5 V	4.4	4.5		4.4		V
	I_{OH} = –8 mA		3.94			3.8		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
	I_{OL} = 8 mA				0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, I_O = 0	5.5 V			1		10	µA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			1.35		1.5	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4	10		10	pF

‡ This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-17: Elektrische kenmerken van de TTL-compatibele 74AHCT1G02 (bij de aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		2.4	5.5	1	6.5	ns
t_{PHL}					3.5	5.5	1	6.5	
t_{PLH}	A or B	Y	C_L = 50 pF		3.4	7.5	1	8.5	ns
t_{PHL}					4.5	7.5	1	8.5	


Figuur 3/11.4.2-18: Schakeltijden van de 74AHCT1G02.

11.4 Eénpoorts Advanced High-Speed CMOS logika


74AHC1G04, 74AHCT1G04

Enkele INVERTER-poort

Positieve logika: $Y = \overline{A}$




Figuur 3/11.4.2-19: Aansluitingen van de 74AHC1G04 en 74AHCT1G04.



Figuur 3/11.4.2-21: Logisch symbool van de 74AHC1G04/74AHCT1G04.

INPUT A	OUTPUT Y
H	L
L	H

Figuur 3/11.4.2-20: Waarheidstabel voor de 74AHC1G04 of 74AHCT1G04.



Figuur 3/11.4.2-22: Functioneel schema van de 74AHC1G04 en 74AHCT1G04.

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$ MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}	$I_{OH} = -50\ \mu A$	2 V	1.9	2		1.9		V
		3 V	2.9	3		2.9		
		4.5 V	4.4	4.5		4.4		
	$I_{OH} = -4$ mA	3 V	2.58			2.48		
	$I_{OH} = -8$ mA	4.5 V	3.94			3.8		
V_{OL}	$I_{OL} = 50\ \mu A$	2 V			0.1		0.1	V
		3 V			0.1		0.1	
		4.5 V			0.1		0.1	
	$I_{OL} = 4$ mA	3 V			0.36		0.44	
	$I_{OL} = 8$ mA	4.5 V			0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
C_i	$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

Figuur 3/11.4.2-23: Elektrische kenmerken van de 74AHC1G04 (onder aanbevolen bedrijfscondities).

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	$T_A = 25°C$			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A	Y	$C_L = 15$ pF		5	7.1	1	8.5	ns
t_{PHL}					5	7.1	1	8.5	
t_{PLH}	A	Y	$C_L = 50$ pF		7.5	10.6	1	12	ns
t_{PHL}					7.5	10.6	1	12	

Figuur 3/11.4.2-24: Schakeltijden van de 74AHC1G04 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	$T_A = 25°C$			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A	Y	$C_L = 15$ pF		3.8	5.5	1	6.5	ns
t_{PHL}					3.8	5.5	1	6.5	
t_{PLH}	A	Y	$C_L = 50$ pF		5.3	7.5	1	8.5	ns
t_{PHL}					5.3	7.5	1	8.5	

Figuur 3/11.4.2-25: Schakeltijden van de 74AHC1G04 bij 5 V +/-0,5 V.

PARAMETER	TEST CONDITIONS	V_{CC}	$T_A = 25°C$			MIN	MAX	UNIT
			MIN	TYP	MAX			
V_{OH}	$I_{OH} = -50$ µA	4.5 V	4.4	4.5		4.4		V
	$I_{OH} = -8$ mA		3.94			3.8		
V_{OL}	$I_{OL} = 50$ µA	4.5 V			0.1		0.1	V
	$I_{OL} = 8$ mA				0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at V_{CC} or GND	5.5 V			1.35		1.5	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4	10		10	pF

‡ This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-26: Elektrische kenmerken van de TTL-compatibele 74AHCT1G04 (onder aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	$T_A = 25°C$			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A	Y	$C_L = 15$ pF		4.7	6.7	1	7.5	ns
t_{PHL}					4.7	6.7	1	7.5	
t_{PLH}	A	Y	$C_L = 50$ pF		5.5	7.7	1	8.5	ns
t_{PHL}					5.5	7.7	1	8.5	


Figuur 3/11.4.2-27: Schakeltijden van de 74AHCT1G04.

11.4 Eénpoorts Advanced High-Speed CMOS logika


74AHC1GU04

Enkele INVERTER-poort met niet-gebufferde uitgang

Positieve logika: Y = $\overline{A}$




Figuur 3/11.4.2-28: Aansluitingen van de 74AHC1GU04.



Figuur 3/11.4.2-30: Logisch symbool van de 74AHC1GU04.

INPUT A	OUTPUT Y
H	L
L	H

Figuur 3/11.4.2-29: Waarheidstabel van de 74AHC1GU04.



Figuur 3/11.4.2-31: Functioneel schema van de 74AHC1GU04.

			MIN	MAX	UNIT
V_{CC}	Supply voltage		2	5.5	V
V_{IH}	High-level input voltage	V_{CC} = 2 V	1.7		V
		V_{CC} = 3 V	2.4		
		V_{CC} = 5.5 V	4.4		
V_{IL}	Low-level input voltage	V_{CC} = 2 V		0.3	V
		V_{CC} = 3 V		0.6	
		V_{CC} = 5.5 V		1.1	
V_I	Input voltage		0	5.5	V
V_O	Output voltage		0	V_{CC}	V
I_{OH}	High-level output current	V_{CC} = 2 V		–50	µA
		V_{CC} = 3.3 V ± 0.3 V		–4	mA
		V_{CC} = 5 V ± 0.5 V		–8	
I_{OL}	Low-level output current	V_{CC} = 2 V		50	µA
		V_{CC} = 3.3 V ± 0.3 V		4	mA
		V_{CC} = 5 V ± 0.5 V		8	
T_A	Operating free-air temperature		–40	85	°C

Figuur 3/11.4.2-32: Aanbevolen bedrijfsomstandigheden voor de 74AHC1GU04.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 µA	2 V	1.8	2		1.8		V
		3 V	2.7	3		2.7		
		4.5 V	4	4.5		4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}	I_{OL} = 50 µA	2 V			0.2		0.2	V
		3 V			0.3		0.3	
		4.5 V			0.5		0.5	
	I_{OL} = 4 mA	3 V			0.36		0.44	
	I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
C_i	$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

Figuur 3/11.4.2-33: Elektrische kenmerken van de 74AHC1GU04.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	OUTPUT CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A	Y	C_L = 15 pF		5	8.9	1	10.5	ns
t_{PHL}					5	8.9	1	10.5	
t_{PLH}	A	Y	C_L = 50 pF		7.5	11.4	1	13	ns
t_{PHL}					7.5	11.4	1	13	

Figuur 3/11.4.2-34: Schakeltijden van de 74AHC1GU04 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	OUTPUT CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A	Y	C_L = 15 pF		3.5	5.5	1	6.5	ns
t_{PHL}					3.5	5.5	1	6.5	
t_{PLH}	A	Y	C_L = 50 pF		5	7	1	8	ns
t_{PHL}					5	7	1	8	


Figuur 3/11.4.2-35: Schakeltijden van de 74AHC1GU04 bij 5 V +/-0,5 V.

11.4 Eénpoorts Advanced High-Speed CMOS logika

74AHC1G08, 74AHCT1G08

Enkele AND-poort met 2-ingangen


Positieve logika: $Y = AB$ of $Y = \overline{\overline{A}+\overline{B}}$




Figuur 3/11.4.2-36: Aansluitingen van de 74AHC1G08 en 74AHCT1G08.

INPUTS		OUTPUT
A	B	Y
H	H	H
L	X	L
X	L	L

Figuur 3/11.4.2-38: Waarheidstabel van de 74AHC1G08 en 74AHCT1G08.



Figuur 3/11.4.2-37: Logisch symbool van de 74AHC1G08/74AHCT1G08.



Figuur 3/11.4.2-39: Functioneel schema van de 74AHC1G08 en 74AHCT1G08.

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C					UNIT
				MIN	TYP	MAX	MIN	MAX	
V_{OH}		I_{OH} = −50 µA	2 V	1.9	2		1.9		V
			3 V	2.9	3		2.9		
			4.5 V	4.4	4.5		4.4		
		I_{OH} = −4 mA	3 V	2.58			2.48		
		I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}		I_{OL} = 50 µA	2 V			0.1		0.1	V
			3 V			0.1		0.1	
			4.5 V			0.1		0.1	
		I_{OL} = 4 mA	3 V			0.36		0.44	
		I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	A or B inputs	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
C_i		$V_I = V_{CC}$ or GND	5 V		4	10		10	pF

Figuur 3/11.4.2-40: Elektrische kenmerken van de 74AHC1G08 (bij de aanbevolen bedrijfscondities).

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	OUTPUT CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A or B	Y	C_L = 15 pF		6.2	8.8	1	10.5	ns
t_{PHL}					6.2	8.8	1	10.5	
t_{PLH}	A or B	Y	C_L = 50 pF		8.7	12.3	1	14	ns
t_{PHL}					8.7	12.3	1	14	

Figuur 3/11.4.2-41: Schakeltijden van de 74AHC1G08 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	OUTPUT CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A or B	Y	C_L = 15 pF		4.3	5.9	1	7	ns
t_{PHL}					4.3	5.9	1	7	
t_{PLH}	A or B	Y	C_L = 50 pF		5.8	7.9	1	9	ns
t_{PHL}					5.8	7.9	1	9	

Figuur 3/11.4.2-42: Schakeltijden van de 74AHC1G08 bij 5 V +/-0,5 V.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C			MIN	MAX	UNIT
			MIN	TYP	MAX			
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4	4.5		4.4		V
	I_{OH} = −8 mA		3.94			3.8		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
	I_{OL} = 8 mA				0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at V_{CC} or GND	5.5 V			1.35		1.5	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4	10		10	pF

‡ This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-43: Elektrische kenmerken van de 74AHCT1G08 (bij de aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A or B	Y	C_L = 15 pF		5	6.9	1	8	ns
t_{PHL}					5	6.9	1	8	
t_{PLH}	A or B	Y	C_L = 50 pF		5.5	7.9	1	9	ns
t_{PHL}					5.5	7.9	1	9	


Figuur 3/11.4.2-44: Schakeltijden van de 74AHCT1G08.

11.4 Eénpoorts Advanced High-Speed CMOS logika

74AHC1G14, 74AHCT1G14

Enkele INVERTER-poort met Schmitt-trigger ingang


Positieve logika: $Y = \overline{A}$




Figuur 3/11.4.2-45: Aansluitingen van de 74AHC1G14 en 74AHCT1G14.

INPUT A	OUTPUT Y
H	L
L	H

Figuur 3/11.4.2-46: Waarheidstabel van de 74AHC1G14/74AHCT1G14.



Figuur 3/11.4.2-47: Logisch symbool van de 74AHC1G14/74AHCT1G14.



Figuur 3/11.4.2-48: Functioneel schema van de 74AHC1G14 en 74AHCT1G14.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{T+} Positive-going input threshold voltage		3 V			2.2		2.2	V
		4.5 V			3.15		3.15	
		5.5 V			3.85		3.85	
V_{T-} Negative-going input threshold voltage		3 V	0.9			0.9		V
		4.5 V	1.35			1.35		
		5.5 V	1.65			1.65		
ΔV_T Hysteresis ($V_{T+} - V_{T-}$)		3 V	0.3		1.2	0.3	1.2	V
		4.5 V	0.4		1.4	0.4	1.4	
		5.5 V	0.5		1.6	0.5	1.6	
V_{OH}	I_{OH} = −50 μA	2 V	1.9	2		1.9		V
		3 V	2.9	3		2.9		
		4.5 V	4.4	4.5		4.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}	I_{OL} = 50 μA	2 V			0.1		0.1	V
		3 V			0.1		0.1	
		4.5 V			0.1		0.1	
	I_{OL} = 4 mA	3 V			0.36		0.44	
	I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	μA
C_i	$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

Figuur 3/11.4.2-49: Elektrische kenmerken van de 74AHC1G14 (onder de aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A	Y	C_L = 15 pF		8.3	12.8	1	15	ns
t_{PHL}					8.3	12.8	1	15	
t_{PLH}	A	Y	C_L = 50 pF		10.8	16.3	1	18.5	ns
t_{PHL}					10.8	16.3	1	18.5	

Figuur 3/11.4.2-50: Schakeltijden van de 74AHC1G14 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A	Y	C_L = 15 pF		5.5	8.6	1	10	ns
t_{PHL}					5.5	8.6	1	10	
t_{PLH}	A	Y	C_L = 50 pF		7	10.6	1	12	ns
t_{PHL}					7	10.6	1	12	

Figuur 3/11.4.2-51: Schakeltijden van de 74AHC1G14 bij 5 V +/-0,5 V.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{T+} Positive-going input threshold voltage		4.5 V			2		2	V
		5.5 V			2		2	
V_{T-} Negative-going input threshold voltage		4.5 V	0.5			0.5		V
		5.5 V	0.6			0.6		
ΔV_T Hysteresis ($V_{T+} - V_{T-}$)		4.5 V	0.4		1.4	0.4	1.4	V
		5.5 V	0.5		1.6	0.4	1.6	
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4	4.5		4.4		V
	I_{OH} = −8 mA		3.94			3.8		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
	I_{OL} = 8 mA				0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	μA
C_i	$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

Figuur 3/11.4.2-52: Elektrische kenmerken van de TTL-compatibele 74AHCT1G14 (onder aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A	Y	C_L = 15 pF		4	7	1	8	ns
t_{PHL}					4	7	1	8	
t_{PLH}	A	Y	C_L = 50 pF		5.5	8	1	9	ns
t_{PHL}					5.5	8	1	9	


Figuur 3/11.4.2-53: Schakeltijden van de 74AHCT1G14.

11.4 Eénpoorts Advanced High-Speed CMOS logika


74AHC1G32, 74AHCT1G32

Enkele OR-poort met 2-ingangen

Positieve logika: Y = A+B of $Y = \overline{A*B}$



Figuur 3/11.4.2-54: Aansluitingen van de 74AHC1G32 en 74AHCT1G32.



Figuur 3/11.4.2-56: Logisch symbool van de 74AHC1G32 en 74AHCT1G32.

INPUTS		OUTPUT
A	B	Y
H	X	H
X	H	H
L	L	L

Figuur 3/11.4.2-55: Waarheidstabel van de 74AHC1G32/74AHCT1G32.



Figuur 3/11.4.2-57: Functioneel schema van de 74AHC1G32 en 74AHCT1G32.

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}		I_{OH} = −50 µA	2 V	1.9	2		1.9		V
			3 V	2.9	3		2.9		
			4.5 V	4.4	4.5		4.4		
		I_{OH} = −4 mA	3 V	2.58			2.48		
		I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}		I_{OL} = 50 µA	2 V			0.1		0.1	V
			3 V			0.1		0.1	
			4.5 V			0.1		0.1	
		I_{OL} = 4 mA	3 V			0.36		0.44	
		I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	A or B inputs	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
C_i		$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

Figuur 3/11.4.2-58: Elektrische kenmerken van de 74AHC1G32 (bij de aanbevolen bedrijfscondities).

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A or B	Y	C_L = 15 pF		5.5	7.9	1	9.5	ns
t_{PHL}					5.5	7.9	1	9.5	
t_{PLH}	A or B	Y	C_L = 50 pF		8	11.4	1	13	ns
t_{PHL}					8	11.4	1	13	

Figuur 3/11.4.2-59: Schakeltijden van de 74AHC1G32 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A or B	Y	C_L = 15 pF		3.8	5.5	1	6.5	ns
t_{PHL}					3.8	5.5	1	6.5	
t_{PLH}	A or B	Y	C_L = 50 pF		5.3	7.5	1	8.5	ns
t_{PHL}					5.3	7.5	1	8.5	

Figuur 3/11.4.2-60: Schakeltijden van de 74AHC1G32 bij 5 V +/-0,5 V.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C			MIN	MAX	UNIT
			MIN	TYP	MAX			
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4	4.5		4.4		V
	I_{OH} = −8 mA		3.94			3.8		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
	I_{OL} = 8 mA				0.36		0.44	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			1		10	µA
ΔI_{CC}‡	One input at 3.4 V, Other inputs at V_{CC} or GND	5.5 V			1.35		1.5	mA
C_i	V_I = V_{CC} or GND	5 V		2	10		10	pF

‡ This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-61: Elektrische kenmerken van de TTL-compatibele 74AHCT1G32 (bij de aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A or B	Y	C_L = 15 pF		5	6.9	1	8	ns
t_{PHL}					5	6.9	1	8	
t_{PLH}	A or B	Y	C_L = 50 pF		5.5	7.9	1	9	ns
t_{PHL}					5.5	7.9	1	9	

Figuur 3/11.4.2-62: Schakeltijden van de 74AHCT1G32.

11.4 Eénpoorts Advanced High-Speed CMOS logika


74AHC1G86, 74AHCT1G86

Enkele Exclusive OR-poort met 2-ingangen


Positieve logika: $Y = A+B$ of $Y = \bar{A}B+A\bar{B}$

INPUTS		OUTPUT
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L


Figuur 3/11.4.2-64: Waarheidstabel van de 74AHC1G86/74AHCT1G86.




Figuur 3/11.4.2-63: Aansluitingen van de 74AHC1G86 en 74AHCT1G86.



Figuur 3/11.4.2-65: Logisch symbool van de 74AHC1G86 en 74AHCT1G86.



Figuur 3/11.4.2-66: Alternatieve schema's van de 74AHC1G86 en 74AHCT1G86.



Figuur 3/11.4.2-67: De 74AHC1G86 of 74AHCT1G86 als Logic Identity Element, Even-Parity Element en Odd-Parity Element.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}		I_{OH} = −50 μA	2 V	1.9	2		1.9		V
			3 V	2.9	3		2.9		
			4.5 V	4.4	4.5		4.4		
		I_{OH} = −4 mA	3 V	2.58			2.48		
		I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}		I_{OL} = 50 μA	2 V			0.1		0.1	V
			3 V			0.1		0.1	
			4.5 V			0.1		0.1	
		I_{OL} = 4 mA	3 V			0.36		0.44	
		I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	A or B inputs	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}		$V_I = V_{CC}$ or GND, I_O = 0	5.5 V			1		10	μA
C_i		$V_I = V_{CC}$ or GND	5 V		4	10		10	pF

Figuur 3/11.4.2-68: Elektrische kenmerken van de 74AHC1G86.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		7	11	1	13	ns
t_{PHL}					7	11	1	13	
t_{PLH}	A or B	Y	C_L = 50 pF		9.5	14.5	1	16.5	ns
t_{PHL}					9.5	14.5	1	16.5	

Figuur 3/11.4.2-69: Schakeltijden van de 74AHC1G86 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		4.8	6.8	1	8	ns
t_{PHL}					4.8	6.8	1	8	
t_{PLH}	A or B	Y	C_L = 50 pF		6.3	8.8	1	10	ns
t_{PHL}					6.3	8.8	1	10	

Figuur 3/11.4.2-70: Schakeltijden van de 74AHC1G86 bij 5 V +/-0,5 V.

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}	I_{OH} = −50 μA	4.5 V	4.4	4.5		4.4		V
	I_{OH} = −8 mA		3.94			3.8		
V_{OL}	I_{OL} = 50 μA	4.5 V			0.1		0.1	V
	I_{OL} = 8 mA				0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{CC}	$V_I = V_{CC}$ or GND, I_O = 0	5.5 V			1		10	μA
ΔI_{CC}†	One input at 3.4 V, Other inputs at GND or V_{CC}	5.5 V			1.35		1.5	mA
C_i	$V_I = V_{CC}$ or GND	5 V		4	10		10	pF

† This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-71: Elektrische kenmerken van de TTL-compatibele 74AHCT1G86.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	$T_A = 25°C$ MIN	$T_A = 25°C$ TYP	$T_A = 25°C$ MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	$C_L = 15$ pF		5	6.9	1	8	ns
t_{PHL}					5	6.9	1	8	
t_{PLH}	A or B	Y	$C_L = 50$ pF		5.5	7.9	1	9	ns
t_{PHL}					5.5	7.9	1	9	


Figuur 3/11.4.2-72: Schakeltijden van de 74AHCT1G86.

11.4 Eénpoorts Advanced High-Speed CMOS logika

74AHC1G125

Enkele Bus-buffer poort met 3-state uitgang

De uitgang is gesperd als de Output-Enable ($\overline{OE}$)-ingang HOOG is. Bij LAGE $\overline{OE}$ wordt data doorgegeven naar de Y-uitgang. Om een hoog-impedante toestand tijdens Power-up of Power-down te garanderen moet $\overline{OE}$ via een weerstand aan Vcc worden gelegd.




Figuur 3/11.4.2-73: Aansluitingen van de 74AHC1G125.



Figuur 3/11.4.2-75: Logisch symbool van de 74AHC1G125.

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	H
L	L	L
H	X	Z

Figuur 3/11.4.2-74: Waarheidstabel van de 74AHC1G125.



Figuur 3/11.4.2-76: Functioneel schema van de 74AHC1G125.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}		I_{OH} = −50 µA	2 V	1.9	2		1.9		V
			3 V	2.9	3		2.9		
			4.5 V	4.4	4.5		4.4		
		I_{OH} = −4 mA	3 V	2.58			2.48		
		I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}		I_{OL} = 50 µA	2 V			0.1		0.1	V
			3 V			0.1		0.1	
			4.5 V			0.1		0.1	
		I_{OL} = 4 mA	3 V			0.36		0.44	
		I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	A or $\overline{OE}$ input	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{OZ}		$V_I = V_{CC}$ or GND	5.5 V			±0.25		±2.5	µA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
C_i		$V_I = V_{CC}$ or GND	5 V		4				pF
C_o		$V_O = V_{CC}$ or GND	5 V		10				pF

Figuur 3/11.4.2-77: Elektrische kenmerken van de 74AHC1G125.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A	Y	C_L = 15 pF		5.6	8	1	9.5	ns
t_{PHL}					5.6	8	1	9.5	
t_{PZH}	$\overline{OE}$	Y	C_L = 15 pF		5.4	8	1	9.5	ns
t_{PZL}					5.4	8	1	9.5	
t_{PHZ}	$\overline{OE}$	Y	C_L = 15 pF		7	9.7	1	11.5	ns
t_{PLZ}					7	9.7	1	11.5	
t_{PLH}	A	Y	C_L = 50 pF		8.1	11.5	1	13	ns
t_{PHL}					8.1	11.5	1	13	
t_{PZH}	$\overline{OE}$	Y	C_L = 50 pF		7.9	11.5	1	13	ns
t_{PZL}					7.9	11.5	1	13	
t_{PHZ}	$\overline{OE}$	Y	C_L = 50 pF		9.5	13.2	1	15	ns
t_{PLZ}					9.5	13.2	1	15	

Figuur 3/11.4.2-78: Schakeltijden van de 74AHC1G125 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A	Y	C_L = 15 pF		3.8	5.5	1	6.5	ns
t_{PHL}					3.8	5.5	1	6.5	
t_{PZH}	$\overline{OE}$	Y	C_L = 15 pF		3.6	5.1	1	6	ns
t_{PZL}					3.6	5.1	1	6	
t_{PHZ}	$\overline{OE}$	Y	C_L = 15 pF		4.6	6.8	1	8	ns
t_{PLZ}					4.6	6.8	1	8	
t_{PLH}	A	Y	C_L = 50 pF		5.3	7.5	1	8.5	ns
t_{PHL}					5.3	7.5	1	8.5	
t_{PZH}	$\overline{OE}$	Y	C_L = 50 pF		5.1	7.1	1	8	ns
t_{PZL}					5.1	7.1	1	8	
t_{PHZ}	$\overline{OE}$	Y	C_L = 50 pF		6.1	8.8	1	10	ns
t_{PLZ}					6.1	8.8	1	10	


Figuur 3/11.4.2-79: Schakeltijden van de 74AHC1G125 bij 5 V +/-0,5 V.

11.4 Eénpoorts Advanced High-Speed CMOS logika

74AHC1G132, 74AHCT1G132

Enkele NAND-poort met 2 Schmitt-trigger ingangen

Positieve logika: $Y = \overline{AB}$ of $Y = \overline{A}+\overline{B}$




Figuur 3/11.4.2-80: Aansluitingen van de 74AHC1G132 en 74AHCT 1G132.

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H

Figuur 3/11.4.2-82: Waarheidstabel van de 74AHC1G132 en 74AHCT 1G132.



Figuur 3/11.4.2-81: Logisch symbool van de 74AHC1G132/74AHCT1G132.



Figuur 3/11.4.2-83: Functioneel schema van de 74AHC1G132 en 74AHCT 1G132.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	T_A = 25°C TYP	T_A = 25°C MAX	MIN	MAX	UNIT
V_{T+} Positive-going input threshold voltage		3 V			2.2		2.2	V
		4.5 V			3.15		3.15	
		5.5 V			3.85		3.85	
V_{T-} Negative-going input threshold voltage		3 V	0.9			0.9		V
		4.5 V	1.35			1.35		
		5.5 V	1.65			1.65		
ΔV_T Hysteresis ($V_{T+} - V_{T-}$)		3 V	0.3		1.2	0.3	1.2	V
		4.5 V	0.4		1.4	0.4	1.4	
		5.5 V	0.5		1.6	0.5	1.6	
V_{OH}	I_{OH} = −50 µA	2 V	1.9	2		1.9		V
		3 V	2.9	3		2.9		
		4.5 V	4.4	4.5		4.4		
	I_{OH} = −4 mA	3 V	2.58			2.48		
	I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}	I_{OL} = 50 µA	2 V			0.1		0.1	V
		3 V			0.1		0.1	
		4.5 V			0.1		0.1	
	I_{OL} = 4 mA	3 V			0.36		0.44	
	I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
C_i	$V_I = V_{CC}$ or GND	5 V		2	10		10	pF

Figuur 3/11.4.2-84: Elektrische kenmerken van de 74AHC1G132 (onder de aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	T_A = 25°C TYP	T_A = 25°C MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		5.5	7.9	1	9.5	ns
t_{PHL}					5.5	7.9	1	9.5	
t_{PLH}	A or B	Y	C_L = 50 pF		8	11.4	1	13	ns
t_{PHL}					8	11.4	1	13	

Figuur 3/11.4.2-85: Schakeltijden van de 74AHC1G132 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	T_A = 25°C TYP	T_A = 25°C MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		3.7	5.5	1	6.5	ns
t_{PHL}					3.7	5.5	1	6.5	
t_{PLH}	A or B	Y	C_L = 50 pF		5.2	7.5	1	8.5	ns
t_{PHL}					5.2	7.5	1	8.5	

Figuur 3/11.4.2-86: Schakeltijden van de 74AHC1G132 bij 5 V +/-0,5 V.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{T+} Positive-going input threshold voltage		4.5 V			1.9		1.9	V
		5.5 V			2.1		2.1	
V_{T-} Negative-going input threshold voltage		4.5 V	0.5			0.5		V
		5.5 V	0.6			0.6		
ΔV_T Hysteresis ($V_{T+} - V_{T-}$)		4.5 V	0.4		1.4	0.4	1.4	V
		5.5 V	0.4		1.5	0.4	1.5	
V_{OH}	I_{OH} = −50 µA	4.5 V	4.4	4.5		4.4		V
	I_{OH} = −8 mA	4.5 V	3.94			3.8		
V_{OL}	I_{OL} = 50 µA	4.5 V			0.1		0.1	V
	I_{OL} = 8 mA	4.5 V			0.36		0.44	
I_I	V_I = V_{CC} or GND	5.5 V			±0.1		±1	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	5.5 V			1		10	µA
ΔI_{CC}†	One input at 3.4 V, Other inputs at V_{CC} or GND	5.5 V			1.35		1.5	mA
C_I	V_I = V_{CC} or GND	5 V		2	10		10	pF

† This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-87: Elektrische kenmerken van de 74AHCT1G132 (onder de aanbevolen bedrijfscondities).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
t_{PLH}	A or B	Y	C_L = 15 pF		5	6.9	1	8	ns
t_{PHL}					5	6.9	1	8	
t_{PLH}	A or B	Y	C_L = 50 pF		5.5	7.9	1	9	ns
t_{PHL}					5.5	7.9	1	9	


Figuur 3/11.4.2-88: Schakeltijden van de 74AHCT1G132.

11.4 Eénpoorts Advanced High-Speed CMOS logika

74AHCT1G125

Enkele Bus-buffer poort met 3-state uitgang

Dit is de TTL-compatibele versie van de 74AHCT1G125: de uitgang is gesperd als $\overline{OE}$ = HOOG is. Data wordt doorgegeven naar de Y-uitgang als $\overline{OE}$ = LAAG is. Voor een gegarandeerde hoog-impedante toestand tijdens Power-up of Power-down moet $\overline{OE}$ via een weerstand aan V_{CC} worden gelegd.




Figuur 3/11.4.2-89: Aansluitingen van de 74AHCT1G125.



Figuur 3/11.4.2-91: Logisch symbool van de 74AHCT1G125.

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	H
L	L	L
H	X	Z

Figuur 3/11.4.2-90: Waarheidstabel van de 74AHCT1G125.



Figuur 3/11.4.2-92: Functioneel schema van de 74AHCT1G125.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER		TEST CONDITIONS	V_{CC}	$T_A = 25°C$					UNIT
				MIN	TYP	MAX	MIN	MAX	
V_{OH}		$I_{OH} = -50\ \mu A$	4.5 V	3.15	3.65		3.15		V
		$I_{OH} = -8$ mA		2.5			2.4		
V_{OL}		$I_{OL} = 50\ \mu A$	4.5 V			0.1		0.1	V
		$I_{OL} = 8$ mA				0.36		0.44	
I_I	A or $\overline{OE}$ inputs	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{OZ}		$V_O = V_{CC}$ or GND	5.5 V			±0.25		±2.5	µA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
ΔI_{CC}‡		One input at 3.4 V, Other input at V_{CC} or GND	5.5 V			1.35		1.5	mA
C_i		$V_I = V_{CC}$ or GND	5 V						pF
C_o		$V_O = V_{CC}$ or GND	5 V						pF

‡ This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-93: Elektrische kenmerken van de 74AHCT1G125.


PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	$T_A = 25°C$			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A	Y	$C_L = 15$ pF						ns
t_{PHL}									
t_{PZH}	$\overline{OE}$	Y	$C_L = 15$ pF						ns
t_{PZL}									
t_{PHZ}	$\overline{OE}$	Y	$C_L = 15$ pF						ns
t_{PLZ}									
t_{PLH}	A	Y	$C_L = 50$ pF						ns
t_{PHL}									
t_{PZH}	$\overline{OE}$	Y	$C_L = 50$ pF						ns
t_{PZL}									
t_{PHZ}	$\overline{OE}$	Y	$C_L = 50$ pF						ns
t_{PLZ}									

Figuur 3/11.4.2-94: Schakeltijden van de 74AHCT1G125 bij 5 V +/-0,5 V.

74AHC1G126, 74AHCT1G126

Enkele Bus-buffer poort met 3-state uitgang

De uitgang is gesperd als de Output-Enable (OE)-ingang LAAG is. Data wordt aan de Y-uitgang doorgegeven als OE = HOOG is. Om een hoog-impedante toestand tijdens Power-up of Power-down te garanderen moet OE via een weerstand aan V_{CC} worden gelegd.




Figuur 3/11.4.2-95: Aansluitingen van de 74AHC1G126 en 74AHCT1G126.


11.4 Eénpoorts Advanced High-Speed CMOS logika

INPUTS		OUTPUT
OE	**A**	**Y**
H	H	H
H	L	L
L	X	Z

Figuur 3/11.4.2-96: Waarheidstabel van de 74AHC1G126 en 74AHCT1G126.



Figuur 3/11.4.2-98: Functioneel schema van de 74AHC1G126 en 74AHCT1G126.



Figuur 3/11.4.2-97: Logisch symbool van de 74AHC1G126 en 74AHCT1G126.

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C MIN	TYP	MAX	MIN	MAX	UNIT
V_{OH}		$I_{OH} = -50\ \mu A$	2 V	1.9	2		1.9		V
			3 V	2.9	3		2.9		
			4.5 V	4.4	4.5		4.4		
		$I_{OH} = -4$ mA	3 V	2.58			2.48		
		$I_{OH} = -8$ mA	4.5 V	3.94			3.8		
V_{OL}		$I_{OL} = 50\ \mu A$	2 V			0.1		0.1	V
			3 V			0.1		0.1	
			4.5 V			0.1		0.1	
		$I_{OL} = 4$ mA	3 V			0.36		0.44	
		$I_{OL} = 8$ mA	4.5 V			0.36		0.44	
I_I	A or OE input	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	μA
I_{OZ}		$V_I = V_{CC}$ or GND	5.5 V			±0.25		±2.5	μA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	μA
C_i		$V_I = V_{CC}$ or GND	5 V		4	10		10	pF
C_o		$V_O = V_{CC}$ or GND	5 V		10				pF

Figuur 3/11.4.2-99: Elektrische kenmerken van de 74AHC1G126.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A	Y	C_L = 15 pF		5.6	8	1	9.5	ns
t_{PHL}					5.6	8	1	9.5	
t_{PZH}	OE	Y	C_L = 15 pF		5.4	8	1	9.5	ns
t_{PZL}					5.4	8	1	9.5	
t_{PHZ}	OE	Y	C_L = 15 pF		7	9.7	1	11.5	ns
t_{PLZ}					7	9.7	1	11.5	
t_{PLH}	A	Y	C_L = 50 pF		8.1	11.5	1	13	ns
t_{PHL}					8.1	11.5	1	13	
t_{PZH}	OE	Y	C_L = 50 pF		7.9	11.5	1	13	ns
t_{PZL}					7.9	11.5	1	13	
t_{PHZ}	OE	Y	C_L = 50 pF		9.5	13.2	1	15	ns
t_{PLZ}					9.5	13.2	1	15	

Figuur 3/11.4.2-100: Schakeltijden van de 74AHC1G126 bij 3,3 V +/-0,3 V.

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A	Y	C_L = 15 pF		3.8	5.5	1	6.5	ns
t_{PHL}					3.8	5.5	1	6.5	
t_{PZH}	OE	Y	C_L = 15 pF		3.6	5.1	1	6	ns
t_{PZL}					3.6	5.1	1	6	
t_{PHZ}	OE	Y	C_L = 15 pF		4.6	6.8	1	8	ns
t_{PLZ}					4.6	6.8	1	8	
t_{PLH}	A	Y	C_L = 50 pF		5.3	7.5	1	8.5	ns
t_{PHL}					5.3	7.5	1	8.5	
t_{PZH}	OE	Y	C_L = 50 pF		5.1	7.1	1	8	ns
t_{PZL}					5.1	7.1	1	8	
t_{PHZ}	OE	Y	C_L = 50 pF		6.1	8.8	1	10	ns
t_{PLZ}					6.1	8.8	1	10	

Figuur 3/11.4.2-101: Schakeltijden van de 74AHC1G126 bij 5 V +/-0,5 V.

PARAMETER		TEST CONDITIONS	V_{CC}	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
V_{OH}		I_{OH} = −50 µA	4.5 V	4.4	4.5		4.4		V
		I_{OH} = −8 mA		3.94			3.8		
V_{OL}		I_{OL} = 50 µA	4.5 V			0.1		0.1	V
		I_{OL} = 8 mA				0.36		0.44	
I_I	A or OE inputs	$V_I = V_{CC}$ or GND	5.5 V			±0.1		±1	µA
I_{OZ}		$V_O = V_{CC}$ or GND	5.5 V			±0.25		±2.5	µA
I_{CC}		$V_I = V_{CC}$ or GND, $I_O = 0$	5.5 V			1		10	µA
ΔI_{CC}‡		One input at 3.4 V, Other input at V_{CC} or GND	5.5 V			1.35		1.5	mA
C_i		$V_I = V_{CC}$ or GND	5 V		4	10		10	pF
C_o		$V_O = V_{CC}$ or GND	5 V		10				pF

‡ This is the increase in supply current for each input at one of the specified TTL voltage levels rather than 0 V or V_{CC}.

Figuur 3/11.4.2-102: Elektrische kenmerken van de 74AHCT1G126.

11.4 Eénpoorts Advanced High-Speed CMOS logika

PARAMETER	FROM (INPUT)	TO (OUTPUT)	LOAD CAPACITANCE	T_A = 25°C			MIN	MAX	UNIT
				MIN	TYP	MAX			
t_{PLH}	A	Y	C_L = 15 pF		3.8	5.5	1	6.5	ns
t_{PHL}					3.8	5.5	1	6.5	
t_{PZH}	OE	Y	C_L = 15 pF		3.6	5.1	1	6	ns
t_{PZL}					3.6	5.1	1	6	
t_{PHZ}	OE	Y	C_L = 15 pF		4.6	6.8	1	8	ns
t_{PLZ}					4.6	6.8	1	8	
t_{PLH}	A	Y	C_L = 50 pF		5.3	7.5	1	8.5	ns
t_{PHL}					5.3	7.5	1	8.5	
t_{PZH}	OE	Y	C_L = 50 pF		5.1	7.1	1	8	ns
t_{PZL}					5.1	7.1	1	8	
t_{PHZ}	OE	Y	C_L = 50 pF		6.1	8.8	1	10	ns
t_{PLZ}					6.1	8.8	1	10	

Figuur 3/11.4.2-103: Schakeltijden van de 74AHCT1G126 bij 5 V +/-0,5 V.

11.4 Eénpoorts Advanced High-Speed CMOS logika

3/11.5.1

Achtergrond-informatie

Inleiding
Zoals te verwachten was zijn er nu ook uit andere families single-gate schakelingen verkrijgbaar. Op dit moment zijn dat de Low-Voltage CMOS (LVC), Advanced Low-Voltage CMOS (ALVC), Crossbar (CBT), Low-Voltage Crossbar (CBTLV) en Crossbar-Schottky (CBTS) technologieën.
De algemene eigenschappen van deze families worden hieronder vermeld.

Algemene eigenschappen LVC
- 4,3 ns vertraging
- 1,8 V, 2,5 V en 3,3 V voedingsspanning
- ingangen 5 V tolerant
- +/-24 mA uitgangsstroom
- 10 μA statische stroomopname

De maximaal toelaatbare waarden zijn voor alle LVC single-gate typen gelijk (figuur 3/11.5.1-1). Verder worden voor alle single-gate LVC-typen dezelfde bedrijfsomstandigheden aanbevolen (figuur 3/11.5.1-2).

Algemene eigenschappen ALVC
- 3 ns vertraging
- 1,8 V, 2,5 V en 3,3 V voedingsspanning
- +/-24 mA uitgangsstroom
- 10 μA statische stroomopname

De maximaal toelaatbare waarden zijn ook voor alle ALVC single-gate typen gelijk (figuur 3/11.5.1-3) en worden voor alle single-gate LVC-typen dezelfde bedrijfsomstandigheden aanbevolen (figuur 3/11.5.1-4).

Supply voltage range, V_{CC} .... –0.5 V to 6.5 V
Input voltage range, V_I (see Note 1) .... –0.5 V to 6.5 V
Output voltage range, V_O (see Notes 1 and 2) .... –0.5 V to V_{CC} + 0.5 V
Input clamp current, I_{IK} ($V_I < 0$) .... –50 mA
Output clamp current, I_{OK} ($V_O < 0$) .... –50 mA
Continuous output current, I_O .... ±50 mA
Continuous current through V_{CC} or GND .... ±100 mA
Package thermal impedance, θ_{JA} (see Note 3): DBV package .... 347°C/W
DCK package .... 389°C/W
Storage temperature range, T_{stg} .... –65°C to 150°C

Figuur 3/11.5.1-1: Maximaal toelaatbare waarden voor alle LVC single-gate typen.

11.5 Overige éénpoorts logica

			MIN	MAX	UNIT
V_{CC}	Supply voltage	Operating	1.65	3.6	V
		Data retention only	1.5		
V_{IH}	High-level input voltage	V_{CC} = 1.65 V to 1.95 V	0.65 × V_{CC}		V
		V_{CC} = 2.3 V to 2.7 V	1.7		
		V_{CC} = 2.7 V to 3.6 V	2		
V_{IL}	Low-level input voltage	V_{CC} = 1.65 V to 1.95 V		0.35 × V_{CC}	V
		V_{CC} = 2.3 V to 2.7 V		0.7	
		V_{CC} = 2.7 V to 3.6 V		0.8	
V_I	Input voltage		0	5.5	V
V_O	Output voltage		0	V_{CC}	V
I_{OH}	High-level output current	V_{CC} = 1.65 V		–4	mA
		V_{CC} = 2.3 V		–8	
		V_{CC} = 2.7 V		–12	
		V_{CC} = 3 V		–24	
I_{OL}	Low-level output current	V_{CC} = 1.65 V		4	mA
		V_{CC} = 2.3 V		8	
		V_{CC} = 2.7 V		12	
		V_{CC} = 3 V		24	
T_A	Operating free-air temperature		–40	85	°C

Figuur 3/11.5.1-2: Aanbevolen bedrijfscondities voor alle LVC single-gate typen.

Supply voltage range, V_{CC}	–0.5 V to 4.6 V
Input voltage range, V_I (see Note 1)	–0.5 V to 4.6 V
Output voltage range, V_O (see Notes 1 and 2)	–0.5 V to V_{CC} + 0.5 V
Input clamp current, I_{IK} (V_I < 0)	–50 mA
Output clamp current, I_{OK} (V_O < 0)	–50 mA
Continuous output current, I_O	±50 mA
Continuous current through V_{CC} or GND	±100 mA
Package thermal impedance, θ_{JA} (see Note 3)	389°C/W
Storage temperature range, T_{stg}	–65°C to 150°C

Figuur 3/11.5.1-3: Maximaal toelaatbare waarden voor alle ALVC single-gate typen.

11.5 Overige éénpoorts logica

			MIN	MAX	UNIT
V_{CC}	Supply voltage		2.3	3.6	V
V_{IH}	High-level input voltage	V_{CC} = 2.3 V to 2.7 V	1.7		V
		V_{CC} = 2.7 V to 3.6 V	2		
V_{IL}	Low-level input voltage	V_{CC} = 2.3 V to 2.7 V		0.7	V
		V_{CC} = 2.7 V to 3.6 V		0.8	
V_I	Input voltage		0	V_{CC}	V
V_O	Output voltage		0	V_{CC}	V
I_{OH}	High-level output current	V_{CC} = 2.3 V		–12	mA
		V_{CC} = 2.7 V		–12	
		V_{CC} = 3 V		–24	
I_{OL}	Low-level output current	V_{CC} = 2.3 V		12	mA
		V_{CC} = 2.7 V		12	
		V_{CC} = 3 V		24	
$\Delta t/\Delta v$	Input transition rise or fall rate		0	5	ns/V
T_A	Operating free-air temperature		–40	85	°C

Figuur 3/11.5.1-4: Aanbevolen bedrijfscondities voor alle ALVC single-gate typen.

Algemene eigenschappen CBT en CBTS

- 0,25 ns vertraging
- 5 V voedingsspanning
- ingangen TTL-compatibel
- 5 Ω ON-weerstand
- 1 μA statische stroomopname

De maximaal toelaatbare waarden zijn voor alle CBT en CBTS single-gate typen gelijk (figuur 3/11.5.1-5). Ook hebben alle single-gate CBT(S)-typen dezelfde aanbevolen bedrijfsomstandigheden (figuur 3/11.5.1-6).

Supply voltage range, V_{CC} .... –0.5 V to 7 V
Input voltage range, V_I (see Note 1) .... –0.5 V to 7 V
Continuous channel current .... 128 mA
Input clamp current, I_{IK} ($V_{I/O}$ < 0) .... –50 mA
Package thermal impedance, θ_{JA} (see Note 2): DBV package ...... 347°C/W
DCK package ...... 389°C/W
Storage temperature range, T_{stg} .... –65°C to 150°C

Figuur 3/11.5.1-5: Maximaal toelaatbare waarden voor alle CBT en CBTS single-gate typen.

		MIN	MAX	UNIT
V_{CC}	Supply voltage	4	5.5	V
V_{IH}	High-level control input voltage	2		V
V_{IL}	Low-level control input voltage		0.8	V
T_A	Operating free-air temperature	–40	85	°C

Figuur 3/11.5.1-6: Aanbevolen bedrijfscondities voor alle CBT/CBTS single-gate typen.

11.5 Overige éénpoorts logica

Algemene eigenschappen CBTLV

- 0,25 ns vertraging
- 2,5 V en 3,3 V voedingsspanning
- 5 Ω ON-weerstand
- 1 µA statische stroomopname

Alle CBTLV single-gate typen hebben dezelfde maximaal toelaatbare waarden (figuur 3/11.5.1-7) en aanbevolen bedrijfsomstandigheden (figuur 3/11.5.1-8).

Supply voltage range, V_{CC}	–0.5 V to 4.6 V
Input voltage range, V_I (see Note 1)	–0.5 V to 4.6 V
Continuous channel current	128 mA
Input clamp current, I_{IK} ($V_{I/O}$ < 0)	–50 mA
Package thermal impedance, θ_{JA} (see Note 2)	347°C/W
Storage temperature range, T_{stg}	–65°C to 150°C

Figuur 3/11.5.1-7: Maximaal toelaatbare waarden voor alle CBTLV single-gate typen.

			MIN	MAX	UNIT
V_{CC}	Supply voltage		2.3	3.6	V
V_{IH}	High-level control input voltage	V_{CC} = 2.3 V to 2.7 V	1.7		V
		V_{CC} = 2.7 V to 3.6 V	2		
V_{IL}	Low-level control input voltage	V_{CC} = 2.3 V to 2.7 V		0.7	V
		V_{CC} = 2.7 V to 3.6 V		0.8	
T_A	Operating free-air temperature		–40	85	°C

Figuur 3/11.5.1-8: Aanbevolen bedrijfscondities voor alle CBTLV single-gate typen.


3/11.5.2

Type-beschrijving

74LVC1G00A

enkele NAND-poort met 2-ingangen


Positieve logica: $Y = \overline{AB}$ of $Y = \overline{A}+\overline{B}$




Figuur 3/11.5.2-1: Aansluitingen van de 74LVC1G00.

INPUTS		OUTPUT
A	B	Y
H	H	L
L	X	H
X	L	H

Figuur 3/11.5.2-3: Waarheidstabel voor de 74LVC1G00.



Figuur 3/11.5.2-2: Logisch symbool van de 74LVC1G00.



Figuur 3/11.5.2-4: Functioneel schema van de 74LVC1G00.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	$I_{OH} = -100\ \mu A$	1.65 V to 3.6 V	V_{CC}–0.2			V
	$I_{OH} = -4$ mA	1.65 V	1.2			
	$I_{OH} = -8$ mA	2.3 V	1.7			
	$I_{OH} = -12$ mA	2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2.2			
V_{OL}	$I_{OL} = 100\ \mu A$	1.65 V to 3.6 V			0.2	V
	$I_{OL} = 4$ mA	1.65 V			0.45	
	$I_{OL} = 8$ mA	2.3 V			0.7	
	$I_{OL} = 12$ mA	2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = 5.5$ V or GND	3.6 V			±5	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	µA
ΔI_{CC}	One input at $V_{CC} - 0.6$ V, Other inputs at V_{CC} or GND	2.7 V to 3.6 V			500	µA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF


† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.

Figuur 3/11.5.2-5: Elektrische kenmerken van de 74LVC1G00 (bij de aanbevolen bedrijfscondities).


74LVC1G02A

enkele NOR-poort met 2-ingangen

Positieve logica: $Y = \overline{A} * \overline{B}$ of $Y = \overline{A+B}$




Figuur 3/11.5.2-6: Aansluitingen van de 74LVC1G02A.



Figuur 3/11.5.2-8: Logisch symbool van de 74LVC1G02A.

INPUTS		OUTPUT
A	B	Y
H	X	L
X	H	L
L	L	H

Figuur 3/11.5.2-7: Waarheidstabel van de 74LVC1G02A.



Figuur 3/11.5.2-9: Functioneel schema van de 74LVC1G02A.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	I_{OH} = –100 µA	1.65 V to 3.6 V	V_{CC}–0.2			V
	I_{OH} = –4 mA	1.65 V	1.2			
	I_{OH} = –8 mA	2.3 V	1.7			
	I_{OH} = –12 mA	2.7 V	2.2			
		3 V	2.4			
	I_{OH} = –24 mA	3 V	2.2			
V_{OL}	I_{OL} = 100 µA	1.65 V to 3.6 V			0.2	V
	I_{OL} = 4 mA	1.65 V			0.45	
	I_{OL} = 8 mA	2.3 V			0.7	
	I_{OL} = 12 mA	2.7 V			0.4	
	I_{OL} = 24 mA	3 V			0.55	
I_I	V_I = 5.5 V or GND	3.6 V			±5	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	3.6 V			10	µA
ΔI_{CC}	One input at V_{CC} – 0.6 V, Other inputs at V_{CC} or GND	2.7 V to 3.6 V			500	µA
C_i	V_I = V_{CC} or GND	3.3 V				pF


† All typical values are at V_{CC} = 3.3 V, T_A = 25°C.

Figuur 3/11.5.2-10: Elektrische kenmerken van de 74LVC1G02A (bij de aanbevolen bedrijfscondities).


74LVC1G04A, 74ALVC1G04

enkele inverter-poort

Positieve logica: $Y = \overline{A}$




Figuur 3/11.5.2-11: Aansluitingen van de 74LVC1G04A en 74ALVC1G04.



Figuur 3/11.5.2-13: Logisch symbool van de 74LVC1G04A/74ALVC1G04.

INPUT A	OUTPUT Y
H	L
L	H

Figuur 3/11.5.2-12: Waarheidstabel van de 74LVC1G04A en 74ALVC1G04.



Figuur 3/11.5.2-14: Functioneel schema van de 74LVC1G04A en 74ALVC1G04.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	I_{OH} = −100 μA	1.65 V to 3.6 V	V_{CC}−0.2			V
	I_{OH} = −4 mA	1.65 V	1.2			
	I_{OH} = −8 mA	2.3 V	1.7			
	I_{OH} = −12 mA	2.7 V	2.2			
		3 V	2.4			
	I_{OH} = −24 mA	3 V	2.2			
V_{OL}	I_{OL} = 100 μA	1.65 V to 3.6 V			0.2	V
	I_{OL} = 4 mA	1.65 V			0.45	
	I_{OL} = 8 mA	2.3 V			0.7	
	I_{OL} = 12 mA	2.7 V			0.4	
	I_{OL} = 24 mA	3 V			0.55	
I_I	V_I = 5.5 V or GND	3.6 V			±5	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	3.6 V			10	μA
ΔI_{CC}	One input at V_{CC} − 0.6 V, Other inputs at V_{CC} or GND	2.7 V to 3.6 V			500	μA
C_i	V_I = V_{CC} or GND	3.3 V				pF

† All typical values are at V_{CC} = 3.3 V, T_A = 25°C.

Figuur 3/11.5.2-15: Elektrische kenmerken van de 74LVC1G04A (bij de aanbevolen bedrijfscondities).

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	I_{OH} = −100 μA	2.3 V to 3.6 V	V_{CC}−0.2			V
	I_{OH} = −6 mA	2.3 V	2			
	I_{OH} = −12 mA	2.3 V	1.7			
		2.7 V	2.2			
		3 V	2.4			
	I_{OH} = −24 mA	3 V	2			
V_{OL}	I_{OL} = 100 μA	2.3 V to 3.6 V			0.2	V
	I_{OL} = 6 mA	2.3 V			0.4	
	I_{OL} = 12 mA	2.3 V			0.7	
		2.7 V			0.4	
	I_{OL} = 24 mA	3 V			0.55	
I_I	V_I = V_{CC} or GND	3.6 V			±5	μA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	3.6 V			10	μA
C_i	V_I = V_{CC} or GND	3.3 V				pF

† All typical values are at V_{CC} = 3.3 V, T_A = 25°C.


Figuur 3/11.5.2-16: Elektrische kenmerken van de 74ALVC1G04 (onder aanbevolen bedrijfscondities).

11.5 Overige éénpoorts logica

74LVC1G08A, 74ALVC1G08

enkele AND-poort met 2-ingangen

Positieve logica: $Y = AB$ of $Y = \overline{A}+\overline{B}$




Figuur 3/11.5.2-17: Aansluitingen van de 74LVC1G08A en 74ALVC1G08.



Figuur 3/11.5.2-19: Logisch symbool van de 74LVC1G08A/74ALVC1G08.

INPUTS		OUTPUT
A	B	Y
H	H	H
L	X	L
X	L	L

Figuur 3/11.5.2-18: Waarheidstabel van de 74LVC1G08A en 74ALVC1G08.



Figuur 3/11.5.2-20: Functioneel schema van de 74LVC1G08A en 74ALVC1G08.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	$I_{OH} = -100\ \mu A$	1.65 V to 3.6 V	V_{CC}–0.2			V
	$I_{OH} = -4$ mA	1.65 V	1.2			
	$I_{OH} = -8$ mA	2.3 V	1.7			
	$I_{OH} = -12$ mA	2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2.2			
V_{OL}	$I_{OL} = 100\ \mu A$	1.65 V to 3.6 V			0.2	V
	$I_{OL} = 4$ mA	1.65 V			0.45	
	$I_{OL} = 8$ mA	2.3 V			0.7	
	$I_{OL} = 12$ mA	2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = 5.5$ V or GND	3.6 V			±5	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	μA
ΔI_{CC}	One input at $V_{CC} - 0.6$ V, Other inputs at V_{CC} or GND	2.7 V to 3.6 V			500	μA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF

† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.

Figuur 3/11.5.2-21: Elektrische kenmerken van de 74LVC1G08A (bij de aanbevolen bedrijfscondities).

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	$I_{OH} = -100\ \mu A$	2.3 V to 3.6 V	V_{CC}–0.2			V
	$I_{OH} = -6$ mA	2.3 V	2			
	$I_{OH} = -12$ mA	2.3 V	1.7			
		2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2			
V_{OL}	$I_{OL} = 100\ \mu A$	2.3 V to 3.6 V			0.2	V
	$I_{OL} = 6$ mA	2.3 V			0.4	
	$I_{OL} = 12$ mA	2.3 V			0.7	
		2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = V_{CC}$ or GND	3.6 V			±5	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	μA
ΔI_{CC}	One input at $V_{CC} - 0.6$ V, Other input at V_{CC} or GND	3 V to 3.6 V			750	μA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF

† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.


Figuur 3/11.5.2-22: Elektrische kenmerken van de 74ALVC1G08 (bij de aanbevolen bedrijfscondities).

11.5 Overige éénpoorts logica


74LVC1G14A, 74ALVC1G14

enkele inverter-poort met Schmitt-trigger ingang

Positieve logica: $Y = \overline{A}$




Figuur 3/11.5.2-23: Aansluitingen van de 74LVC1G14A en 74ALVC1G14.



Figuur 3/11.5.2-25: Logisch symbool van de 74LVC1G14A/74ALVC1G14.

INPUT A	OUTPUT Y
H	L
L	H

Figuur 3/11.5.2-24: Waarheidstabel van de 74LVC1G14A/74ALVC1G14.



Figuur 3/11.5.2-26: Functioneel schema van de 74LVC1G14A en 74ALVC1G14.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{T+} Positive-going input threshold voltage		1.65 V				V
		2.3 V				
		2.7 V				
		3 V				
		3.6 V				
V_{T-} Negative-going input threshold voltage		1.65 V				V
		2.3 V				
		2.7 V				
		3 V				
		3.6 V				
ΔV_T Hysteresis ($V_{T+} - V_{T-}$)		1.65 V				V
		2.3 V				
		2.7 V				
		3 V				
		3.6 V				
V_{OH}	$I_{OH} = -100\ \mu A$	1.65 V to 3.6 V	V_{CC}–0.2			V
	$I_{OH} = -4$ mA	1.65 V	1.2			
	$I_{OH} = -8$ mA	2.3 V	1.7			
	$I_{OH} = -12$ mA	2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2.2			
V_{OL}	$I_{OL} = 100\ \mu A$	1.65 V to 3.6 V			0.2	V
	$I_{OL} = 4$ mA	1.65 V			0.45	
	$I_{OL} = 8$ mA	2.3 V			0.7	
	$I_{OL} = 12$ mA	2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = 5.5$ V or GND	3.6 V			±5	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	μA
ΔI_{CC}	One input at $V_{CC} - 0.6$ V, Other inputs at V_{CC} or GND	2.7 V to 3.6 V			500	μA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF

† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.

Figuur 3/11.5.2-27: Elektrische kenmerken van de 74LVC1G14A (onder de aanbevolen bedrijfscondities).

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{T+} Positive-going threshold		2.7 V	0.8		2	V
		3 V	0.8		2	
		3.6 V	0.8		2	
V_{T-} Negative-going threshold		2.7 V	0.4		1.4	V
		3 V	0.6		1.5	
		3.6 V	0.8		1.8	
ΔV_T Hysteresis ($V_{T+} - V_{T-}$)		2.7 V	0.3		1.1	V
		3 V	0.3		1.2	
		3.6 V	0.3		1.2	
V_{OH}	$I_{OH} = -100$ µA	2.3 V to 3.6 V	V_{CC}–0.2			V
	$I_{OH} = -6$ mA	2.3 V	2			
	$I_{OH} = -12$ mA	2.3 V	1.7			
		2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2			
V_{OL}	$I_{OL} = 100$ µA	2.3 V to 3.6 V			0.2	V
	$I_{OL} = 6$ mA	2.3 V			0.4	
	$I_{OL} = 12$ mA	2.3 V			0.7	
		2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = V_{CC}$ or GND	3.6 V			±5	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	µA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF


† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25$°C.

Figuur 3/11.5.2-28: Elektrische kenmerken van de 74ALVC1G14 (onder aanbevolen bedrijfscondities).

74LVC1G32A, 74ALVC1G32

enkele OR-poort met 2-ingangen

Positieve logica: $Y = A+B$ of $Y = \overline{\overline{A}*\overline{B}}$




Figuur 3/11.5.2-29: Aansluitingen van de 74LVC1G32A en 74ALVC1G32.


INPUTS A	INPUTS B	OUTPUT Y
H	X	H
X	H	H
L	L	L

Figuur 3/11.5.2-30: Waarheidstabel van de 74LVC1G32A/74ALVC1G32.

11.5 Overige éénpoorts logica



Figuur 3/11.5.2-31: Logisch symbool van de 74LVC1G32A en 74ALVC1G32.



Figuur 3/11.5.2-32: Functioneel schema van de 74LVC1G32A en 74ALVC1G32.

PARAMETER	TEST CONDITIONS		V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	I_{OH} = −100 µA		2.3 V to 3.6 V	V_{CC}−0.2			V
	I_{OH} = −6 mA		2.3 V	2			
	I_{OH} = −12 mA		2.3 V	1.7			
			2.7 V	2.2			
			3 V	2.4			
	I_{OH} = −24 mA		3 V	2			
V_{OL}	I_{OL} = 100 µA		2.3 V to 3.6 V			0.2	V
	I_{OL} = 6 mA		2.3 V			0.4	
	I_{OL} = 12 mA		2.3 V			0.7	
			2.7 V			0.4	
	I_{OL} = 24 mA		3 V			0.55	
I_I	V_I = V_{CC} or GND		3.6 V			±5	µA
I_{CC}	V_I = V_{CC} or GND,	I_O = 0	3.6 V			10	µA
ΔI_{CC}	One input at V_{CC} − 0.6 V,	Other input at V_{CC} or GND	3 V to 3.6 V			750	µA
C_i	V_I = V_{CC} or GND		3.3 V				pF

† All typical values are at V_{CC} = 3.3 V, T_A = 25°C.

Figuur 3/11.5.2-33: Elektrische kenmerken van de 74LVC1G32A (bij de aanbevolen bedrijfscondities).


11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	$I_{OH} = -100\ \mu A$	1.65 V to 3.6 V	V_{CC}–0.2			V
	$I_{OH} = -4$ mA	1.65 V	1.2			
	$I_{OH} = -8$ mA	2.3 V	1.7			
	$I_{OH} = -12$ mA	2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2.2			
V_{OL}	$I_{OL} = 100\ \mu A$	1.65 V to 3.6 V			0.2	V
	$I_{OL} = 4$ mA	1.65 V			0.45	
	$I_{OL} = 8$ mA	2.3 V			0.7	
	$I_{OL} = 12$ mA	2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = 5.5$ V or GND	3.6 V			±5	μA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	μA
ΔI_{CC}	One input at V_{CC} – 0.6 V, Other inputs at V_{CC} or GND	2.7 V to 3.6 V			500	μA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF


† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.

Figuur 3/11.5.2-34: Elektrische kenmerken van de 74ALVC1G32 (bij de aanbevolen bedrijfscondities).

74ALVC1G79
enkele positive-edge triggered flip-flop




Figuur 3/11.5.2-35: Aansluitingen van de 74ALVC1G79.



Figuur 3/11.5.2-37: Logisch symbool van de 74ALVC1G79.

INPUTS		OUTPUT
CLK	D	Q
↑	H	H
↑	L	L
L	X	Q_0

Figuur 3/11.5.2-36: Waarheidstabel van de 74ALVC1G79.



Figuur 3/11.5.2-38: Functioneel schema van de 74ALVC1G79.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	$I_{OH} = -100\ \mu A$	2.3 V to 3.6 V	$V_{CC}-0.2$			V
	$I_{OH} = -6$ mA	2.3 V	2			
	$I_{OH} = -12$ mA	2.3 V	1.7			
		2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2			
V_{OL}	$I_{OL} = 100\ \mu A$	2.3 V to 3.6 V			0.2	V
	$I_{OL} = 6$ mA	2.3 V			0.4	
	$I_{OL} = 12$ mA	2.3 V			0.7	
		2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = V_{CC}$ or GND	3.6 V			±5	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			20	µA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF


† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.

Figuur 3/11.5.2-39: Elektrische kenmerken van de 74ALVC1G79 (bij de aanbevolen bedrijfscondities).


74LVC1G86A

enkele exclusive OR-poort met 2-ingangen

Positieve logica: Y = A+B of Y =$\overline{A}B+A\overline{B}$



Figuur 3/11.5.2-40: Aansluitingen van de 74LVC1G86A.




Figuur 3/11.5.2-42: Logisch symbool van de 74LVC1G86A.

INPUTS		OUTPUT
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L


Figuur 3/11.5.2-41: Waarheidstabel van de 74LVC1G86A.

11.5 Overige éénpoorts logica



Figuur 3/11.5.2-43: Alternatieve schema's van de 74LVC1G86A.

LOGIC-IDENTITY ELEMENT	EVEN-PARITY ELEMENT	ODD-PARITY ELEMENT



The output is active (low) if all inputs stand at the same logic level (i.e., A = B).	The output is active (low) if an even number of inputs (i.e., 0 or 2) are active.	The output is active (high) if an odd number of inputs (i.e., only 1 of the 2) are active.

Figuur 3/11.5.2-44: De 74LVC1G86A als Logic Identity Element, Even-Parity Element en Odd-Parity Element.

PARAMETER	TEST CONDITIONS		V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	I_{OH} = −100 μA		1.65 V to 3.6 V	V_{CC}−0.2			V
	I_{OH} = −4 mA		1.65 V	1.2			
	I_{OH} = −8 mA		2.3 V	1.7			
	I_{OH} = −12 mA		2.7 V	2.2			
			3 V	2.4			
	I_{OH} = −24 mA		3 V	2.2			
V_{OL}	I_{OL} = 100 μA		1.65 V to 3.6 V			0.2	V
	I_{OL} = 4 mA		1.65 V			0.45	
	I_{OL} = 8 mA		2.3 V			0.7	
	I_{OL} = 12 mA		2.7 V			0.4	
	I_{OL} = 24 mA		3 V			0.55	
I_I	V_I = 5.5 V or GND		3.6 V			±5	μA
I_{CC}	V_I = V_{CC} or GND,	I_O = 0	3.6 V			10	μA
ΔI_{CC}	One input at V_{CC} − 0.6 V, Other inputs at V_{CC} or GND		2.7 V to 3.6 V			500	μA
C_i	V_I = V_{CC} or GND		3.3 V				pF

† All typical values are at V_{CC} = 3.3 V, T_A = 25°C.


Figuur 3/11.5.2-45: Elektrische kenmerken van de 74LVC1G86A.

74ALVC1G125

enkele bus-buffer poort met 3-state uitgang

Data wordt doorgegeven naar de Y-uitgang als $\overline{OE}$ LAAG is (gesperd als $\overline{OE}$ = HOOG is). Om een hoog-impedante toestand tijdens Power-up of Power-down te garanderen moet $\overline{OE}$ via een weerstand aan V_{CC} worden gelegd.

11.5 Overige éénpoorts logica




Figuur 3/11.5.2-46: Aansluitingen van de 74ALVC1G125.



Figuur 3/11.5.2-48: Logisch symbool van de 74ALVC1G125.

INPUTS		OUTPUT
$\overline{OE}$	A	Y
L	H	H
L	L	L
H	X	Z

Figuur 3/11.5.2-47: Waarheidstabel van de 74ALVC1G125.



Figuur 3/11.5.2-49: Functioneel schema van de 74ALVC1G125.

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	$I_{OH} = -100\ \mu A$	2.3 V to 3.6 V	V_{CC}–0.2			V
	$I_{OH} = -6$ mA	2.3 V	2			
	$I_{OH} = -12$ mA	2.3 V	1.7			
		2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2			
V_{OL}	$I_{OL} = 100\ \mu A$	2.3 V to 3.6 V			0.2	V
	$I_{OL} = 6$ mA	2.3 V			0.4	
	$I_{OL} = 12$ mA	2.3 V			0.7	
		2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = V_{CC}$ or GND	3.6 V			±5	µA
I_{OZ}	$V_O = V_{CC}$ or GND	3.6 V			±10	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	µA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF

† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.


Figuur 3/11.5.2-50: Elektrische kenmerken van de 74ALVC1G125.

11.5 Overige éénpoorts logica


74ALVC1G126

enkele bus-buffer poort met 3-state uitgang

Bij deze buffer wordt data doorgegeven naar de Y-uitgang als OE = HOOG is (gesperd als OE = LAAG is). Om een hoog-impedante toestand tijdens Power-up of Power-down te garanderen moet $\overline{OE}$ via een weerstand aan V_{CC} worden gelegd.




Figuur 3/11.5.2-51: Aansluitingen van de 74ALVC1G126.



Figuur 3/11.5.2-53: Logisch symbool van de 74ALVC1G126.

INPUTS		OUTPUT
OE	A	Y
H	H	H
H	L	L
L	X	Z

Figuur 3/11.5.2-52: Waarheidstabel van de 74ALVC1G126.



Figuur 3/11.5.2-54: Functioneel schema van de 74ALVC1G126.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{OH}	I_{OH} = −100 µA	2.3 V to 3.6 V	V_{CC}−0.2			V
	I_{OH} = −6 mA	2.3 V	2			
	I_{OH} = −12 mA	2.3 V	1.7			
		2.7 V	2.2			
		3 V	2.4			
	I_{OH} = −24 mA	3 V	2			
V_{OL}	I_{OL} = 100 µA	2.3 V to 3.6 V			0.2	V
	I_{OL} = 6 mA	2.3 V			0.4	
	I_{OL} = 12 mA	2.3 V			0.7	
		2.7 V			0.4	
	I_{OL} = 24 mA	3 V			0.55	
I_I	V_I = V_{CC} or GND	3.6 V			±5	µA
I_{OZ}	V_O = V_{CC} or GND	3.6 V			±10	µA
I_{CC}	V_I = V_{CC} or GND, I_O = 0	3.6 V			10	µA
C_i	V_I = V_{CC} or GND	3.3 V				pF


† All typical values are at V_{CC} = 3.3 V, T_A = 25°C.

Figuur 3/11.5.2-55: Elektrische kenmerken van de 74ALVC1G126.

74LVC1G132A

enkele NAND-poort met 2 Schmitt-trigger ingangen

Positieve logica: $Y = \overline{AB}$ of $Y = \overline{A}+\overline{B}$




Figuur 3/11.5.2-56: Aansluitingen van de 74LVC1G132A.



Figuur 3/11.5.2-58: Logisch symbool van de 74LVC1G132A.

INPUTS A	INPUTS B	OUTPUT Y
H	H	L
L	X	H
X	L	H

Figuur 3/11.5.2-57: Waarheidstabel van de 74LVC1G132A.



Figuur 3/11.5.2-59: Functioneel schema van de 74LVC1G132A.

11.5 Overige éénpoorts logica

PARAMETER	TEST CONDITIONS	V_{CC}	MIN	TYP†	MAX	UNIT
V_{T+} Positive-going input threshold voltage		1.65 V				V
		2.3 V				
		2.7 V	0.8		2	
		3 V	0.8		2	
		3.6 V	0.8		2	
V_{T-} Negative-going input threshold voltage		1.65 V				V
		2.3 V				
		2.7 V	0.4		1.4	
		3 V	0.6		1.5	
		3.6 V	0.8		1.8	
ΔV_T Hysteresis ($V_{T+} - V_{T-}$)		1.65 V				V
		2.3 V				
		2.7 V	0.3		1.1	
		3 V	0.3		1.2	
		3.6 V	0.3		1.2	
V_{OH}	$I_{OH} = -100\ \mu A$	1.65 V to 3.6 V	$V_{CC}-0.2$			V
	$I_{OH} = -4$ mA	1.65 V	1.2			
	$I_{OH} = -8$ mA	2.3 V	1.7			
	$I_{OH} = -12$ mA	2.7 V	2.2			
		3 V	2.4			
	$I_{OH} = -24$ mA	3 V	2.2			
V_{OL}	$I_{OL} = 100\ \mu A$	1.65 V to 3.6 V			0.2	V
	$I_{OL} = 4$ mA	1.65 V			0.45	
	$I_{OL} = 8$ mA	2.3 V			0.7	
	$I_{OL} = 12$ mA	2.7 V			0.4	
	$I_{OL} = 24$ mA	3 V			0.55	
I_I	$V_I = 5.5$ V or GND	3.6 V			±5	µA
I_{CC}	$V_I = V_{CC}$ or GND, $I_O = 0$	3.6 V			10	µA
ΔI_{CC}	One input at $V_{CC} - 0.6$ V, Other inputs at V_{CC} or GND	2.7 V to 3.6 V			500	µA
C_i	$V_I = V_{CC}$ or GND	3.3 V				pF

† All typical values are at $V_{CC} = 3.3$ V, $T_A = 25°C$.


Figuur 3/11.5.2-60: Elektrische kenmerken van de 74LVC1G132A (onder de aanbevolen bedrijfscondities).

74CBTS1G125, 74CBTLV1G125


enkele FET bus-schakelaar

De 74CBTS1G125 is een enkele high-speed bus-schakelaar met Schottky-dioden op de ingangen en uitgang. De 74CBTLV1G125 is de Low-Voltage versie, waarbij $\overline{OE}$ via een weerstand aan V_{CC} moet worden gelegd om een hoog-impedante toestand tijdens Power-up of Power-down te garanderen. Beide bus-schakelaars hebben een ON-weerstand van 5 Ω. Data wordt doorgegeven naar de Y-uitgang als $\overline{OE}$ LAAG is.

11.5 Overige éénpoorts logica




Figuur 3/11.5.2-61: Aansluitingen van de 74CBTS1G125 en 74CBTLV1G125.



Figuur 3/11.5.2-63: Logisch symbool van de 74CBTS1G125.

INPUT $\overline{OE}$	FUNCTION
L	A port = B port
H	Disconnect

Figuur 3/11.5.2-62: Waarheidstabel van beide typen.



Figuur 3/11.5.2-65: Logisch symbool van de 74CBTLV1G125.

PARAMETER		TEST CONDITIONS				MIN	TYP‡	MAX	UNIT
V_{IK}		V_{CC} = 4.5 V,	I_I = −18 mA					−0.7	V
I_I	I_{IL}	V_{CC} = 5.5 V	V_I = GND					−1	µA
	I_{IH}		V_I = 5.5 V					50	µA
I_{CC}		V_{CC} = 5.5 V,	I_O = 0,	V_I = V_{CC} or GND				3	µA
C_i	Control input	V_I = 3 V or 0	V_I = 3 V or 0						pF
$C_{io(OFF)}$		V_O = 3 V or 0,	$\overline{OE}$ = V_{CC}						pF
r_{on}§		V_{CC} = 4 V,	TYP at V_{CC} = 4 V,	V_I = 2.4 V,	I_I = 15 mA				Ω
		V_{CC} = 4.5 V	V_I = 0	I_I = 64 mA					
				I_I = 30 mA					
			V_I = 2.4 V,	I_I = 15 mA					

‡ All typical values are at V_{CC} = 5 V (unless otherwise noted), T_A = 25°C.
§ Measured by the voltage drop between the A and the B terminals at the indicated current through the switch. On-state resistance is determined by the lower of the voltages of the two (A or B) terminals.


Figuur 3/11.5.2-64: Elektrische kenmerken van de 74CBTS1G125.

11.5 Overige éénpoorts logica


PARAMETER		TEST CONDITIONS			MIN	TYP‡	MAX	UNIT
V_{IK}		V_{CC} = 3 V,	I_I = −18 mA				−1.2	V
I_I		V_{CC} = 3.6 V,	V_I = V_{CC} or GND				±1	µA
I_{off}		V_{CC} = 0,	V_I or V_O = 0 to 3.6 V				10	µA
I_{CC}		V_{CC} = 3.6 V,	I_O = 0,	V_I = V_{CC} or GND			10	µA
ΔI_{CC}§	Control inputs	V_{CC} = 3.6 V,	One input at 3 V,	Other inputs at V_{CC} or GND			300	µA
C_i	Control inputs	V_I = 3 V or 0						pF
$C_{io(OFF)}$		V_O = 3 V or 0,	$\overline{OE}$ = V_{CC}					pF
r_{on}¶		V_{CC} = 2.3 V, TYP at V_{CC} = 2.5 V	V_I = 0	I_I = 64 mA				Ω
				I_I = 24 mA				
			V_I = 1.7 V,	I_I = 15 mA				
		V_{CC} = 3 V	V_I = 0	I_I = 64 mA				
				I_I = 24 mA				
			V_I = 2.4 V,	I_I = 15 mA				

‡ All typical values are at V_{CC} = 3.3 V (unless otherwise noted), T_A = 25°C.
§ This is the increase in supply current for each input that is at the specified voltage level rather than V_{CC} or GND.
¶ Measured by the voltage drop between the A and B terminals at the indicated current through the switch. On-state resistance is determined by the lower of the voltages of the two (A or B) terminals.

Figuur 3/11.5.2-67: Elektrische kenmerken van de 74CBTLV1G125.



Figuur 3/11.5.2-66: Functioneel schema van de 74CBTLV1G125.



Figuur 3/11.5.2-68: Aansluitingen van de 74CBT1G384 en 74CBTS1G384.

74CBT1G384, 74CBTS1G384

enkele FET bus-schakelaar

De 74CBT1G384 en 74CBTS1G384 zijn enkele high-speed bus-schakelaars. De 74CBTS1G384 heeft Schottky-dioden op ingangen en uitgang. Beide TTL-compatibele bus-schakelaars hebben een ON-weerstand van 5 Ω. Data wordt doorgegeven naar de Y-uitgang als $\overline{OE}$ LAAG is.

INPUT $\overline{OE}$	FUNCTION
L	A port = B port
H	Disconnect


Figuur 3/11.5.2-69: Waarheidstabel van de 74CBT1G384 en 74CBTS1G384.

11.5 Overige éénpoorts logica


PARAMETER		TEST CONDITIONS				MIN	TYP‡	MAX	UNIT
V_{IK}		V_{CC} = 4.5 V,	I_I = −18 mA					−1.2	V
I_I		V_{CC} = 5.5 V,	V_I = 5.5 V or GND					±1	µA
I_{CC}		V_{CC} = 5.5 V,	I_O = 0,	V_I = V_{CC} or GND				1	µA
C_i	Control input	V_I = 3 V or 0	V_I = 3 V or 0						pF
$C_{io(OFF)}$		V_O = 3 V or 0,	$\overline{OE}$ = V_{CC}						pF
r_{on}§		V_{CC} = 4 V,	TYP at V_{CC} = 4 V,	V_I = 2.4 V,	I_I = 15 mA				Ω
		V_{CC} = 4.5 V	V_I = 0	I_I = 64 mA					
				I_I = 30 mA					
			V_I = 2.4 V,	I_I = 15 mA					

‡ All typical values are at V_{CC} = 5 V (unless otherwise noted), T_A = 25°C.
§ Measured by the voltage drop between the A and the B terminals at the indicated current through the switch. On-state resistance is determined by the lower of the voltages of the two (A or B) terminals.

Figuur 3/11.5.2-71: Elektrische kenmerken van de 74CBT1G384.



Figuur 3/11.5.2-72: Logisch symbool van de 74CBTS1G384.



Figuur 3/11.5.2-70: Logisch symbool van de 74CBT1G384.

PARAMETER		TEST CONDITIONS				MIN	TYP‡	MAX	UNIT
V_{IK}		V_{CC} = 4.5 V,	I_I = −18 mA					−0.7	V
I_I	I_{IL}	V_{CC} = 5.5 V	V_I = GND					−1	µA
	I_{IH}		V_I = 5.5 V					50	µA
I_{CC}		V_{CC} = 5.5 V,	I_O = 0,	V_I = V_{CC} or GND				3	µA
C_i	Control input	V_I = 3 V or 0	V_I = 3 V or 0						pF
$C_{io(OFF)}$		V_O = 3 V or 0,	$\overline{OE}$ = V_{CC}						pF
r_{on}§		V_{CC} = 4 V,	TYP at V_{CC} = 4 V,	V_I = 2.4 V,	I_I = 15 mA				Ω
		V_{CC} = 4.5 V	V_I = 0	I_I = 64 mA					
				I_I = 30 mA					
			V_I = 2.4 V,	I_I = 15 mA					

‡ All typical values are at V_{CC} = 5 V (unless otherwise noted), T_A = 25°C.
§ Measured by the voltage drop between the A and the B terminals at the indicated current through the switch. On-state resistance is determined by the lower of the voltages of the two (A or B) terminals.

Figuur 3/11.5.2-73: Elektrische kenmerken van de 74CBTS1G384.